

(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2004 年8 月12 日 (12.08.2004)

PCT

(10) 国際公開番号 WO 2004/068349 A1

(51) 国際特許分類7:

(21) 国際出願番号:

G06F 12/06, 12/00 PCT/JP2004/000671

(22) 国際出願日:

2004年1月26日(26.01.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2003-017372

2003年1月27日(27.01.2003) JP


- (71) 出願人 (米国を除く全ての指定国について): 松下電器産業株式会社 (MATSUSHITA ELECTRIC INDUSTRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大字門真 1 0 0 6 番地 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 秋月 麻水子 (AKIZUKI, Mamiko) [JP/JP]; 〒7920867 愛媛県新居浜

市高津町3-10 Ehime (JP). 青木透 (AOKI, Toru) [JP/JP]; 〒7930006 愛媛県西条市下島山甲2003-51 Ehime (JP). 上田 泰志 (UEDA, Yasushi) [JP/JP]; 〒7930002 愛媛県 西条市天神1-138 Ehime (JP).

- (74) 代理人: 森本 義弘 (MORIMOTO, Yoshihiro); 〒 5500005 大阪府大阪市西区西本町 1 丁目 1 0 番 1 0 号西本町全日空ビル4階 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

[続葉有]

- (54) Title: MEMORY CONTROL DEVICE
- (54) 発明の名称: メモリ制御装置



804...BLOCK

805...BLOCK

806...BLOCK

A...MEMORY REQUEST/PERMISSION SIGNAL

B...MEMORY ADDRESS

C...CONTROL SIGNAL

D...DATA

105...MEMORY CONTROL DEVICE

101...ADJUSTMENT CIRCUIT

102...COMMAND GENERATION BLOCK

103...ADDRESS GENERATION BLOCK

104...DATA LATCH BLOCK

E...MEMORY COMMAND

(57) Abstract: There is provided a memory control device which prevents continuous access to the same bank of an SDRAM, thereby improving the processing time. The memory control device (105) controls a memory including a plurality of banks which can be accessed continuously by the bank division mode. The priority of the blocks (804, 805, 806) accessing the SDRAM (808) via the memory control device (105) is controlled in such a manner that memory access requests from these blocks continuously access different banks of the SDRAM (808).

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:
- 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

⁽⁵⁷⁾ 要約: 本発明はSDRAMの同一のパンクに連続してアクセスすることを防止し処理時間を向上させたメモリ制御装置を提供することを目的とする。本発明のメモリ制御装置105は、複数のパンクを有しパンク分割モードにより連続してアクセスすることが可能なメモリを制御するメモリ制御装置であって、メモリ制御装置105を介してSDRAM808にアクセスするブロック804、805、806からのメモリアクセス要求を前記SDRAM808の異なるパンクに連続してアクセスするよう、前記複数のブロックの優先順位を制御するよう構成したものである。



明細書

メモリ制御装置

技術分野

5 本発明は、電子機器における複数のバンクで構成されるメモリを 制御するメモリ制御装置に関するものである。

背景技術

25

近年、パーソナルコンピュータで頻繁に使われるキャッシュメモ 10 リのバースト転送をクロックに同期して高速に行えるようにしたシンクロナスダイナミックランダムアクセスメモリ (以下、SDRA Mと略す。)が使用されつつある。このSDRAMは、バンク分割モードによる連続アクセスモードとランダムアクセスモードとの切り替えが可能である。バンク分割モードでは4つのメモリ領域とし て、2ビットのバンク信号が「00」であるバンク0、「01」であるバンク1、「10」であるバンク2、「11」であるバンク3とを持ち、このバンク0、バンク1、バンク2及びバンク3をクロック制御により切り替えながらアクセスし、最初にアクセスしたバンクからデータの読み出しを行っている間に次のバンクのアドレス の取り込みを行うことが可能となっている。

このSDRAMを制御するメモリ制御装置801は、図18に示すように、メモリ制御手段802と調停・Wait信号発生部803とで構成され、複数のブロック804,805,806,807からSDRAM808へのアクセスを制御しているものがある(例えば、JP8-212170A公報を参照。)。

10

複数のブロック804,805,806,807から、それぞれメモリアドレス信号(MADR)とデータ信号(DATA)と読み出し/書き込み制御信号(RD/WR)とが、それぞれのブロックに対応するメモリ制御部809,810,811,812に入力される。複数のブロック804,805,806,807からのメモリアクセス要求信号(CS)が調停・Wait信号発生部803に入力され、この調停・Wait信号発生部803から複数のブロック804,805,806,807に待ち信号(Wait)が返信される。調停・Wait信号発生部803からメモリアクセス許可信号(Enable)を受けたブロックに対応するメモリ制御部は、許可されたブロックのSDRAM808へのアクセスを制御する。このメモリ制御装置801を用いたSDRAM808のリードアクセスタイミングの一例を説明する。なおここでは、このSDRAM808をバンク分割モードで動作させている。

何えば、ブロックからのメモリアドレスのビット10とビット3をSDRAMのバンク信号に対応づけて「00」であればバンク0を、「01」であればバンク1を、「10」であればバンク2を、「11」であればバンク3を選択する。図19に示すように、クロック(図19(A))に従って、複数のブロックのロウアドレス(R00,R1,R2,R3)とカラムアドレス(C0,C1,C2,C3)を切り替えながらSDRAM808にメモリコマンド(図19(B))とメモリアドレス(図19(C))を出力する。バンク0から読み出されたデータ(図19(D))D00,D01は、バンク0に対するリードコマンド901が入力されてから3クロック後25に出力される。D01はD00に続くアドレスのデータであり、1

25



つのアドレス入力で2ワードのデータが出力できることを意味している。1ワード分のみ必要な場合はD01は不要であり、メモリアクセスを行ったブロックに転送しない。データが出力されるまでのクロック数は「CASレイテンシ」と呼ばれるSDRAM808に備えられているモード設定で変更することができる。また、1つのアドレス入力で扱えるデータ数は「バースト長」と呼ばれるモード設定で変更することできる。例では、「CASレイテンシ」を"3"、「バースト長」を"2"としている。

各バンクのプリチャージは、最終データ、すなわち 2 ワード出力 10 のときはデータD 0 1 の出力タイミングで自動的に実行される。バンク 1 , バンク 2 , バンク 3 に関しても同様である。このように S D R A M 8 0 8 のバンク 0 , バンク 1 , バンク 2 , バンク 3 へのアクセスを切り替えながら行うことによって隙間なく連続してアクセスしている。

 しかしながら、従来のメモリ制御装置ではバンク分割モードのS DRAM808に単一ブロックがアクセスする場合に、同一のバン ク(例えば、バンク1とする。)に連続してアクセスするようなメ モリアドレスが出力されるとバンク1へのアクセスが続いてしまう。 このとき、バンク1に対するプリチャージ動作が終了するまではバ
 ンク1にアドレスを出力することができず、SDRAM808にア クセスできない無駄なサイクルが生じてしまうという問題がある。

そこで、単一ブロックがSDRAM808にアクセスする場合には、単一ブロック側で同じバンクに連続してアクセスしないようにメモリアドレスを生成することで前記の問題を解決することが考えられる。しかしながら、複数のブロックがSDRAM808にアク



セスする場合には、複数のブロックからのメモリアクセス時のバンクを相互に制御することは極めて難しいため、同一バンクに連続してアクセスする可能性が生じる。

例えば、プロック804がバンク1をアクセスした直後に、プロック805がバンク1にアクセスしようとしたとき、同一バンクへのアクセスが続いてしまう。このときバンク1に対するプリチャージ動作が終了するまでは、バンク1にアドレスを出力することができない。即ち、SDRAM808にアクセスできない無駄なサイクルが生じてしまう。

さらに、従来のメモリ制御装置801では、SDRAM808からデータを読み出すリードアクセスの後、SDRAM808へデータを書き込むライトアクセスを行う場合、SDRAM808の仕様によりSDRAM808にアクセスできない無駄なサイクルが生じてしまう。そのため、複数のブロック804,805,806,8
 07からリードアクセス要求の後にライトアクセス要求が続く場合は、ライトアクセスが連続して行われる場合やリードアクセスが連続して行われる場合やリードアクセスが連続して行われる場合に比べ、SDRAM808にアクセスするサイクル数が多くなってしまうという問題がある。

また、SDRAM808は内部データを保持するため一定時間毎20 にリフレッシュ動作を実行しなければならず、複数のブロック804,805,806,807からのメモリアクセスの間でリフレッシュ動作を実行する。複数のブロック804,805,806,807からのライトアクセス要求の後にリフレッシュ動作が実行されるとSDRAM808の仕様により無駄なサイクルが生じてしまう25 場合がある。

25



本発明は、SDRAM808の同一のバンクに連続してアクセス しないようメモリアクセスの優先順位を変更することにより処理時 間を向上させ、リードアクセスの後にライトアクセスが連続しない ようメモリアクセスの優先順位を変更することによりメモリアクセ スサイクル数を少なくし、ライトアクセス要求の後にリフレッシュ 動作が連続しないようメモリアクセスの優先順位を変更することに よりメモリアクセスサイクル数を少なくしたメモリ制御装置を提供 することを目的とする。

前記課題を解決するために、第1の本発明のメモリ制御装置は、 10 複数のブロックからのメモリアクセスを調停する調停回路が直前に メモリアクセスを許可したバンクとは異なるバンクにアクセスする ように優先順位を変更することを特徴とする。

この第1の本発明は、複数のバンクを有するメモリを制御するメ モリ制御装置において、複数のブロックからの前記メモリにアクセ 15 スするためのメモリアクセス要求の調停を行う調停回路と、前記調 停回路からの制御信号に基づき前記メモリへのメモリコマンドを生 成するコマンド生成ブロックと、前記調停回路によってアクセスを 許可されたブロックからのメモリアドレスを受け取り、前記メモリ に出力するアドレス生成ブロックと、前記調停回路によってアクセ スを許可された前記プロックからの書き込みデータまたは前記メモ 20 リからの読み出しデータをラッチして、アクセスを許可された前記 ブロックと前記メモリ間のデータの受け渡しを行うデータラッチブ ロックとを備え、前記調停回路が直前にメモリアクセスを許可した バンクとは異なるバンクにアクセスするように前記複数のプロック のメモリアクセスの優先順位を変更することを特徴とする。



第2の本発明は、前記第1の本発明のメモリ制御装置において、 前記調停回路が、前記複数プロックからのメモリリクエストとメモ リアドレスを受け取り、受け取ったメモリアドレスから同一バンク に対するアクセスか判断するバンク判断手段を含み、許可信号の生 成を指示するリクエスト受信プロックと、前記複数ブロックからの 5 メモリアクセスの優先順位を指定するメモリアクセス優先順位指定 手段と、前記複数ブロックからのメモリアクセス要求が直前にアク セスしたバンクと同一バンクに対するアクセス要求の場合に次にア クセスを許可するブロックを選択する同一バンク時優先順位指定手 段と、前記リクエスト受信プロックからの許可信号の生成を指示さ 10 れ、前記メモリへのアクセスを許可したプロックに許可信号を出力 する許可信号生成ブロックと、前記リクエスト受信ブロックからの 制御信号の生成を指示され、各制御信号を生成する制御信号生成ブ ロックとを備えることを特徴とする。

15 第3の本発明は、前記第1の本発明のメモリ制御装置において、 前記調停回路は、直前にメモリアクセスを許可したバンクと同一の バンクにアクセスするプロックに対するメモリアクセスの優先順位 を下げることを特徴とする。

第4の本発明は、前記第1の本発明のメモリ制御装置において、 20 前記調停回路は、直前にメモリアクセスを許可したバンクと同一の バンクにアクセスするブロックに対するメモリアクセスの優先順位 を下げることを特徴とする。

第5の本発明は、前記第1の本発明のメモリ制御装置において、 前記調停回路は、直前にメモリアクセスを許可したバンクと次のメ モリアクセスで要求されたバンクが同一である場合に、メモリアク

10

15

20

25



セスの優先順位を下げることを特徴とする。

第6の本発明は、前記第2の本発明のメモリ制御装置において、 前記メモリアクセス優先順位指定手段は、外部から設定可能であり 前記メモリアクセス優先順位指定手段の設定により、前記複数のブ ロックからの前記メモリに対する優先順位を変更できることを特徴 とする。

第7の本発明は、前記第2の本発明のメモリ制御装置において、 前記同一バンク時優先順位指定手段は、外部から設定可能であり前 記複数ブロックからのメモリアクセス要求が直前にアクセスしたバ ンクと同一バンクに対するアクセス要求の場合に、前記同一バンク 時優先順位指定手段に設定された優先順位に従って、次にメモリへ のアクセスを許可するブロックを選択することができることを特徴 とする。

第8の本発明は、前記第1の本発明のメモリ制御装置において、 前記メモリは、同期式メモリであることを特徴とする。

さらに、前記課題を解決するために、第9の本発明のメモリ制御 装置は、ブロックアクセスデータ単位でメモリアクセス要求を行う 場合は、調停回路が直前にメモリアクセスを許可した後半のバンク と次のメモリアクセス要求の前半のバンクが同一である場合に、前 記調停回路が前記ブロックデータ内のバンクアクセスデータの順序 を入れ替えることを特徴とする。

また、調停回路が直前にメモリアクセスを許可した後半のバンクと次のメモリアクセス要求の前半のバンクが同一である場合に、前記ブロックアクセスデータ内の前記バンクアクセスデータの順序を入れ替えて前記メモリから前記ブロックアクセスデータを読み出し



て前記データラッチブロックに格納するとともに格納した前記プロックアクセスデータ内の前記バンクアクセスデータ単位で順序を入れ替えて、メモリアクセスを行った前記ブロックに対して前記データラッチブロックが転送することを特徴とする。

この第9の本発明は、複数のバンクを有するメモリを制御するメ 5 モリ制御装置において、複数のブロックからの前記メモリにアクセ スするためのメモリアクセス要求の調停を行う調停回路と、前記調 停回路からの制御信号に基づき前記メモリへのメモリコマンドを生 成するコマンド生成プロックと、前記調停回路によってアクセスを 許可されたブロックからのメモリアドレスを受け取り、前記メモリ 10 に出力するアドレス生成ブロックと、前記調停回路によってアクセ スを許可された前記ブロックからの書き込みデータまたは前記メモ リからの読み出しデータをラッチして、アクセスを許可された前記 ブロックと前記メモリ間のデータの受け渡しを行うデータラッチブ ロックとを備え、前記メモリの同一バンクに対して書き込みまたは 15 読み出しが行われる所定のバイト数のメモリへのアクセスデータを バンクアクセスデータとし、異なるバンクに属する2組の前記バン クアクセスデータによって構成されるデータ単位をブロックアクセ スデータとし、前記複数のブロックが前記ブロックアクセスデータ 単位でメモリアクセス要求をしたとき、直前にメモリアクセスを許 20 可した後半のバンクと次のメモリアクセス要求の前半のバンクが同 一である場合には、前記調停回路が前記ブロックアクセスデータ内 のバンクアクセスデータのメモリアクセスの順序を入れ替えること を特徴とする。

第10の本発明は、前記第9の本発明のメモリ制御装置において、

10

15

20



前記調停回路が前記複数ブロックからのメモリリクエストとメモリアドレスを受け取り、受け取ったメモリアドレスから直前にメモリアクセスを許可した後半のバンクと次のメモリアクセス要求の前半のバンクが同一のバンクに対するアクセスか判断するバンク判断手段を含み、許可信号の生成を指示するリクエスト受信ブロックと、前記複数ブロックからのメモリアクセスの優先順位を指定するメモリアクセス優先順位指定手段と、前記リクエスト受信ブロックからの許可信号の生成を指示され、前記メモリへのアクセスを許可したブロックに許可信号を出力する許可信号生成ブロックと、前記リクエスト受信ブロックからの制御信号の生成を指示され、各制御信号を生成する制御信号生成ブロックとを備えることを特徴とする。

第11の本発明は、前記第9の本発明のメモリ制御装置において、前記データラッチブロックが前記複数ブロックからのライトデータを受け取り、ラッチするライトデータラッチブロックと、前記調停回路からのデータラッチ制御信号に基づき、前記ライトデータラッチブロックが出力するバンクアクセスデータの順序を入れ替え、ライトデータとして前記メモリへ出力し、さらに後述するリードデータラッチブロックが出力するバンクアクセスデータの順序を入れ替えリードデータとして前記メモリへのリードアクセスを許可されたブロックへ出力するデータ入れ替えブロックと、前記メモリから読み出されたリードデータを受け取り、ラッチするリードデータラッチブロックとを備えることを特徴とする。

第12の本発明は、前記第9の本発明のメモリ制御装置において、前記調停回路は、直前にメモリアクセスを許可した後半のバン 25 クと次のメモリアクセス要求の前半のバンクが同一である場合、前

10

15

20

25



記ブロックアクセスデータ内の前記バンクアクセスデータの順序を入れ替えて前記メモリから前記ブロックアクセスデータを読み出して前記データラッチブロックに格納し、前記データラッチブロックは、格納した前記ブロックアクセスデータ内の前記バンクアクセスデータ単位で順序を入れ替えて、メモリアクセスを行った前記ブロックに対して転送することを特徴とする。

第13の本発明は、前記第10の本発明のメモリ制御装置において、前記メモリアクセス優先順位指定手段は、外部から設定可能であり前記メモリアクセス優先順位指定手段の設定により、前記複数のブロックからの前記メモリに対する優先順位を変更できることを特徴とする。

第14の本発明は、前記第9の本発明のメモリ制御装置において、 前記メモリは、同期式メモリであることを特徴とする。

さらに、前記課題を解決するために、第15の本発明のメモリ制御装置は、前記メモリへのアクセスを許可された前記ブロックからのメモリアクセス要求がバンクアクセスデータ単体の場合に、前記コマンド生成ブロックで待ちサイクルを設けることを特徴とする。

この第15の本発明は、複数のバンクを有するメモリを制御するメモリ制御装置において、複数のブロックからの前記メモリにアクセスするためのメモリアクセス要求の調停を行う調停回路と、前記調停回路からの制御信号に基づき前記メモリへのメモリコマンドを生成するコマンド生成ブロックと、前記調停回路によってアクセスを許可されたブロックからのメモリアドレスを受け取り、前記メモリに出力するアドレス生成ブロックと、前記調停回路によってアクセスを許可された前記ブロックからの書き込みデータまたは前記メ

10

15

20



モリからの読み出しデータをラッチして、アクセスを許可された前記プロックと前記メモリ間のデータの受け渡しを行うデータラッチプロックとを備え、前記メモリの同一バンクに対して、書き込みまたは読み出しが行われる所定のバイト数のメモリへのアクセスデータをバンクアクセスデータとし、異なるバンクに属する2組の前記バンクアクセスデータによって構成されるデータ単位をブロックアクセスデータとするとき、前記メモリへのアクセスを許可された前記ブロックからのメモリアクセス要求が前記バンクアクセスデータ単体の場合には、前記調停回路が待ちサイクルを設けるように前記コマンド生成ブロックに指示することを特徴とする。

第16の本発明は、前記第15の本発明のメモリ制御装置において、前記調停回路が、前記複数プロックからのメモリリクエストを受け取り、受け取ったメモリリクエストから要求されたメモリアクセスのデータ単位を判断するデータ単位判断手段を含み、許可信号の生成を指示するリクエスト受信ブロックと、前記複数ブロックからのメモリアクセス優先順位を指定するメモリアクセス優先順位指定手段と、前記複数ブロックからのメモリアクセス要求がバンクアクセスデータ単位の場合に設ける待ちサイクル数を指定するウェイトサイクル指定手段と、前記メモリへのアクセスを許可したブロックに許可信号を出力する許可信号生成ブロックと、前記リクエスト受信ブロックからの制御信号生成ブロックとを備えることを特徴とする。

第17の本発明は、前記第16の本発明のメモリ制御装置におい 25 て、前記メモリアクセス優先順位指定手段は、外部から設定可能で

15

20

25



あり前記メモリアクセス優先順位指定手段の設定により、前記複数 のプロックからの前記メモリに対する優先順位を変更できることを 特徴とする。

第18の本発明は、前記第16の本発明のメモリ制御装置において、前記ウェイトサイクル指定手段は、外部から設定可能であり前記ウェイトサイクル指定手段の設定により、前記コマンド生成ブロックで設ける待ちサイクル数を変更できることを特徴とする。

第19の本発明は、第15の本発明のメモリ制御装置において、 前記メモリは、同期式メモリであることを特徴とする。

10 さらに、前記課題を解決するために、第20の本発明のメモリ制 御装置は調停回路が直前に許可したメモリアクセスがリードアクセ スの場合、連続してリードアクセスが行われるように複数のブロッ クのメモリアクセス要求の優先順位を変更することを特徴とする。

この第20の本発明は、複数のバンクを有するメモリを制御するメモリ制御装置において、複数のブロックからの前記メモリにアクセスするためのメモリアクセス要求の調停を行う調停回路と、前記調停回路からの制御信号に基づき前記メモリへのメモリコマンドを生成するコマンド生成ブロックと、前記調停回路によってアクセスを許可されたブロックからのメモリアドレスを受け取り、前記メモリに出力するアドレス生成ブロックと、前記調停回路によってアクセスを許可された前記ブロックからの書き込みデータまたは前記メモリからの読み出しデータをラッチして、アクセスを許可された前記ブロックと前記メモリ間のデータの受け渡しを行うデータラッチプロックとを備え、前記調停回路が直前に許可したメモリアクセスがリードアクセスの場合は、連続してリードアクセスが行われるよ



うに前記複数のブロックのメモリアクセス要求の優先順位を変更することを特徴とする。

第21の本発明は、前記第20の本発明のメモリ制御装置におい て、前記調停回路が、前記複数ブロックからのメモリリクエストを 5 受け取り、受け取ったメモリリクエストから要求されたメモリアク セスの種類を判断するアクセス要求判断手段を含み、許可信号の生 成を指示するリクエスト受信ブロックと、前記複数ブロックからの メモリアクセスの優先順位を指定するメモリアクセス優先順位指定 手段と、直前に許可したメモリアクセスがリードアクセスの場合に、 次にリードアクセスを許可するブロックを選択するリードアクセス 10 時優先順位指定手段と、前記リクエスト受信ブロックからの許可信 号の生成を指示され、前記メモリへのアクセスを許可したブロック に許可信号を出力する許可信号生成ブロックと、前記リクエスト受 信ブロックからの制御信号の生成を指示され、各制御信号を生成す る制御信号生成ブロックとを備えることを特徴とする。 15

第22の本発明は、前記第20の本発明のメモリ制御装置において、前記調停回路は、直前に許可したメモリアクセスがリードアクセスの場合に、リードアクセスの優先順位を上げることを特徴とする。

20 第23の本発明は、前記第20の本発明のメモリ制御装置において、前記調停回路は、直前に許可したメモリアクセスがリードアクセスで、次のメモリアクセス要求にリードアクセスが存在する場合に、リードアクセスの優先順位を上げることを特徴とする。

第24の本発明は、前記第20の本発明のメモリ制御装置におい 25 て、前記メモリアクセス優先順位指定手段は、外部から設定可能で

15

20

25

あり前記メモリアクセス優先順位指定手段の設定により、前記複数 のブロックからの前記メモリに対する優先順位を変更できることを 特徴とする。

第25の本発明は、前記第20の本発明のメモリ制御装置において、前記リードアクセス時優先順位指定手段は、外部から設定可能であり前記調停回路が直前に許可したメモリアクセスがリードアクセスの場合に、前記リードアクセス時優先順位指定手段に設定された優先順位に従って、次にメモリへのリードアクセスを許可するブロックを選択することができることを特徴とする。

10 第26の本発明は、前記第20の本発明のメモリ制御装置において、前記メモリは、同期式メモリであることを特徴とする。

さらに、前記課題を解決するために、第27の本発明のメモリ制御装置は、直前に許可したメモリアクセスがライトアクセスの場合、リフレッシュ要求ブロックからリフレッシュ要求の優先順位を変更することを特徴とする。

この第27の本発明は、複数のバンクを有するメモリを制御するメモリ制御装置において、前記メモリの内部データを保持するために一定間隔でリフレッシュ動作を要求するリフレッシュ要求ブロックと、複数のブロックからの前記メモリにアクセスするためのメモリアクセス要求と前記リフレッシュ要求ブロックからのリフレッシュ要求の調停を行う調停回路と、前記調停回路からの制御信号に基づき前記メモリへのメモリコマンドを生成するコマンド生成ブロックと、前記調停回路によってアクセスを許可されたブロックからのメモリアドレスを受け取り、前記メモリに出力するアドレス生成ブロックと、前記調停回路によってアクセスを許可された前記ブロックと、前記調停回路によってアクセスを許可された前記ブロックと、前記調停回路によってアクセスを許可された前記ブロックと、前記調停回路によってアクセスを許可された前記ブロックと、前記調停回路によってアクセスを許可された前記ブロックと、前記調停回路によってアクセスを許可された前記であります。



クからの書き込みデータまたは前記メモリからの読み出しデータを ラッチして、アクセスを許可された前記ブロックと前記メモリ間の データの受け渡しを行うデータラッチプロックとを備え、前記調停 回路が直前に許可したメモリアクセスがライトアクセスの場合は、 前記リフレッシュ要求ブロックからのリフレッシュ要求の優先順位 を変更することを特徴とする。

第28の本発明は、前記第27の本発明のメモリ制御装置におい て、前記調停回路が、前記リフレッシュ要求プロックからのリフレ ッシュ要求と前記複数ブロックからのメモリリクエストを受け取り、 受け取ったリフレッシュ要求とメモリリクエストから要求されたメ 10 モリアクセスの種類を判断するアクセス要求判断手段を含み、許可 信号の生成を指示するリクエスト受信ブロックと、前記複数ブロッ クからのメモリアクセスの優先順位を指定するメモリアクセス優先 順位指定手段と、前記リフレッシュ要求ブロックからリフレッシュ 要求が出力され、前記調停回路が直前に許可したメモリアクセスが 15 ライトアクセスの場合に、次にリードアクセスを許可するブロック を選択するライトアクセス時優先順位指定手段と、前記リクエスト 受信ブロックからの許可信号の生成を指示され、前記メモリへのア クセスを許可したブロックに許可信号を出力する許可信号生成ブロ ックと、前記リクエスト受信ブロックからの制御信号の生成を指示 20 され、各制御信号を生成する制御信号生成ブロックとを備えること を特徴とする。

第29の本発明は、前記第27の本発明のメモリ制御装置において、前記調停回路は、直前に許可したメモリアクセスがライトアク 25 セスの場合に、リフレッシュ要求の優先順位を下げることを特徴と -16-

する。

5

10

15

第30の本発明は、前記第27の本発明のメモリ制御装置において、前記調停回路は、直前に許可したメモリアクセスがライトアクセスで、次のメモリアクセス要求にリフレッシュ要求が存在する場合に、リフレッシュ要求の優先順位を下げることを特徴とする。

第31の本発明は、前記第28の本発明のメモリ制御装置において、前記メモリアクセス優先順位指定手段は、外部から設定可能であり前記メモリアクセス優先順位指定手段の設定により、前記複数のブロックからの前記メモリに対する優先順位を変更できることを特徴とする。

第32の本発明は、前記第28の本発明のメモリ制御装置において、前記ライトアクセス時優先順位指定手段は、外部から設定可能であり前記リフレッシュ要求ブロックからリフレッシュ要求が出力され、前記調停回路が直前に許可したメモリアクセスがライトアクセスの場合に、前記ライトアクセス時優先順位指定手段に設定された優先順位に従って、次にメモリへのアクセスを許可するブロックを選択することができることを特徴とする。

第33の本発明は、前記第27の本発明のメモリ制御装置において、前記メモリは、同期式メモリであることを特徴とする。

第34の本発明は、複数のバンクを有するメモリを制御するメモリ制御装置において、複数のブロックからの前記メモリにアクセスするためのメモリアクセス要求の調停を行う調停回路と、前記調停回路からの制御信号に基づき前記メモリへのメモリコマンドを生成するコマンド生成ブロックと、前記調停回路によってアクセスを許可されたブロックからのメモリアドレスを受け取り、前記メモリに

10

15

20

25



出力するアドレス生成ブロックと、前記調停回路によってアクセスを許可された前記ブロックからの書き込みデータまたは前記メモリからの読み出しデータをラッチして、アクセスを許可された前記ブロックと前記メモリ間のデータの受け渡しを行うデータラッチブロックとを備え、前記複数ブロックからのメモリアクセス要求が直前にアクセスしたバンクと同一バンクに対するアクセス要求でかつ、前記調停回路が直前に許可したメモリアクセスがリードアクセスの場合は、前記調停回路が前記複数のブロックのメモリアクセスの優先順位を変更するための調停方法を指定することを特徴とする。

第35の本発明は、前記第34の本発明のメモリ制御装置におい て、前記調停回路が、前記複数ブロックからのメモリアドレスを受 け取り、受け取ったメモリアドレスから同一バンクに対するアクセ スか判断するバンク判断手段と、前記複数ブロックからのメモリリ クエストを受け取り、受け取ったメモリリクエストから要求された メモリアクセスの種類を判断するアクセス要求判断手段と、前記バ ンク判断手段と前記アクセス要求判断手段とを含み、許可信号の生 成を指示するリクエスト受信ブロックと、前記複数ブロックからの メモリアクセスの優先順位を指定するメモリアクセス優先順位指定 手段と、前記複数ブロックからのメモリアクセス要求が直前にアク セスしたバンクと同一バンクに対するアクセス要求でかつ、前記調 停回路が直前に許可したメモリアクセスがリードアクセスの場合に、 メモリアクセスの優先順位を変更するための調停方法を指定する調 停方法指定手段と、前記調停方法指定手段の設定がバンク優先の場 合に、次にアクセスを許可するブロックを選択する同一バンク時優 先順位指定手段と、前記調停方法指定手段の設定がアクセス優先の

10

15

20



場合に、次にリードアクセスを許可するプロックを選択するリードアクセス時優先順位指定手段と、前記リクエスト受信ブロックからの許可信号の生成を指示され、前記メモリへのアクセスを許可したブロックに許可信号を出力する許可信号生成ブロックと、前記リクエスト受信ブロックからの制御信号の生成を指示され、各制御信号を生成する制御信号生成ブロックとを備えることを特徴とする。

第36の本発明は、前記第35の本発明のメモリ制御装置において、前記メモリアクセス優先順位指定手段は、外部から設定可能であり前記メモリアクセス優先順位指定手段の設定により、前記複数のブロックからの前記メモリに対する優先順位を変更できることを特徴とする。

第37の本発明は、前記第35の本発明のメモリ制御装置において、前記調停方法指定手段は、外部から設定可能であり前記調停方法指定手段の設定により、前記複数のブロックからのメモリアクセスの調停方法を変更できることを特徴とする。

第38の本発明は、前記第35の本発明のメモリ制御装置において、前記同一バンク時優先順位指定手段は、外部から設定可能であり前記調停方法指定手段の設定がバンク優先の場合でかつ、前記複数ブロックからのメモリアクセス要求が直前にアクセスしたバンクと同一バンクに対するアクセス要求の場合に、前記同一バンク時優先順位指定手段に設定された優先順位に従って、次にメモリへのアクセスを許可するブロックを選択することができることを特徴とする。

第39の本発明は、前記第35の本発明のメモリ制御装置におい 25 て、前記リードアクセス時優先順位指定手段は、外部から設定可能

10

25

であり前記調停方法指定手段の設定がアクセス優先の場合でかつ、 前記調停回路が直前に許可したメモリアクセスがリードアクセスの 場合に、前記リードアクセス時優先順位指定手段に設定された優先 順位に従って、次にメモリへのリードアクセスを許可するブロック を選択することができることを特徴とする。

第40の本発明は、前記第34の本発明のメモリ制御装置において、前記メモリは、同期式メモリであることを特徴とする。

以上のように本発明のメモリ制御装置によれば、調停回路が直前にメモリアクセスを許可したバンクと同一のバンクが連続する場合に前記メモリにアクセスできない待ちサイクルを解消して、処理時間を向上させることができる。また、メモリアドレスを生成する複数のブロックは、直前にメモリアクセスを許可されたバンクを意識することなくメモリアドレスを生成することができる。

また、異なるバンクに属する2組のバンクアクセスデータによって構成されるブロックアクセスデータ単位でメモリアクセス要求をした時、調停回路が直前にメモリアクセスを許可した後半のバンクと次のメモリアクセス要求の前半のバンクが同一である場合にメモリにアクセスできない待ちサイクルを解消して、処理時間を向上させることができる。また、メモリアドレスを生成する複数のブロックは、直前のバンクを意識することなくメモリアドレスを生成することができる。

さらに、メモリから読み出したブロックアクセスデータをブロックから要求があったメモリアクセス順に出力することにより、メモリアドレスを生成する複数のブロックはバンクを意識することなく前記メモリから読み出したブロックアクセスデータを受け取ること

が可能である。

5

10

15

また、バンクアクセスデータ単体でメモリアクセス要求が行われるブロックからのメモリアクセス要求を調停回路が許可した場合には、コマンド生成ブロックで待ちサイクルを設けることにより、直前に許可されたメモリアクセスのバンクの影響を受けずメモリアクセスを実現することができ、かつ、バンクアクセスデータ単体でメモリアクセスを行うために必要な回路を削減することができる。

また、調停回路が直前に許可したメモリアクセスがリードアクセスの場合に、次のメモリアクセス要求がリードアクセス以外の場合に生じるメモリにアクセスできない待ちサイクルを解消して、処理時間を向上させることができる。

また、調停回路が直前に許可したメモリアクセスがライトアクセスの場合に、次のメモリアクセス要求がリフレッシュ要求の場合に生じるメモリにアクセスできない待ちサイクルを解消して、処理時間を向上させることができる。

図面の簡単な説明

図1は、本発明の実施の形態1におけるメモリ制御装置を示すブロック図、

20 図 2 は、本発明の実施の形態 1 におけるメモリ制御装置の主要な 信号のタイミングチャート、

図3は本発明の実施の形態2におけるメモリ制御装置の主要な信号のタイミングチャート、

図4は本発明の実施の形態3におけるメモリ制御装置の主要な信 25 号のタイミングチャート、



図5は本発明の実施の形態4におけるメモリ制御装置の主要な信号のタイミングチャート、

図6は本発明の実施の形態5におけるメモリ制御装置を示すブロック図、

5 図7は本発明の実施の形態 5 におけるメモリ制御装置の主要な信号のタイミングチャート、

図8は実施の形態1における調停回路、

図9は本発明の実施の形態1において、同一バンクが連続した場合に次にアクセスを許可するブロックを選択する場合のタイミングチャート、

図10は本発明の実施の形態2の調停回路101を示すプロック図、

図11は本発明の実施の形態2のデータラッチブロック104を 示すブロック図、

15 図12は本発明の実施の形態3の調停回路を示すプロック図、

図13は本発明の実施の形態4の調停回路を示すブロック図、

図14は本発明の実施の形態4において、調停回路101が直前 に許可したメモリアクセスがリードアクセスの場合に次にリードア クセスを許可する場合のタイミングチャート、

20 図15は本発明の実施の形態5の調停回路を示すブロック図、

図16は本発明の実施の形態5において、調停回路101が直前 に許可したメモリアクセスがライトアクセスの場合に次にリードア クセスを許可する場合のタイミングチャート、

図17は本発明の実施の形態6の調停回路を示すブロック図、

25 図18は従来発明のメモリ制御装置の構成を示すブロック図、

図19は従来発明のメモリ制御装置の主要な信号のタイミングチャートである。

発明を実施するための最良の形態

5 (実施の形態1)

10

25

以下に、第1ないし第8の本発明の実施の形態について、図1及び図2及び図8及び図9を用いて説明する。図1は実施の形態1におけるメモリ制御装置を示すブロック図、図2は図1の主要な信号のタイミングチャート、図8は実施の形態1における調停回路を示すブロック図である。

このメモリ制御装置105は、図1に示すようにSDRAM808にアクセスする複数のブロック804,805,806からのメモリアクセス要求の調停を行う調停回路101と、SDRAM808へのメモリコマンドを生成するコマンド生成ブロック102と、前記調停回路101によってアクセスを許可された前記ブロックからのメモリアドレスを受け取り、SDRAM808に出力するアドレス生成ブロック103と、前記調停回路101によってアクセスを許可された前記ブロックからの書き込みデータまたはSDRAM808からの読み出しデータをラッチし、アクセスを許可された前記ブロックとSDRAM808とのデータの受け渡しを行うデータラッチブロック104とで構成される。

前記調停回路101は、図8に示すように前記複数ブロック804,805,806からのメモリリクエストとメモリアドレスを受け取り、受け取ったメモリアドレスから同一のバンクに対するアクセスか判断するバンク判断手段1002を含み、許可信号の生成を

指示するリクエスト受信ブロック1001と、前記複数ブロック804,805,806からのメモリアクセスの優先順位を指定するメモリアクセス優先順位指定手段1003と、前記複数ブロック804,805,806からのメモリアクセス要求が直前にアクセスしたバンクと同一バンクに対するアクセス要求の場合に次にアクセスを許可するブロックを選択する同一バンク時優先順位指定手段1004と、前記リクエスト受信ブロック1001からの許可信号の生成を指示され、前記SDRAM808へのアクセスを許可したブロックに許可信号を出力する許可信号生成ブロック1005と、前記リクエスト受信ブロック1001からの制御信号の生成を指示され、コマンド生成制御信号及びアドレス生成制御信号及びデータラッチ制御信号を生成する制御信号生成ブロック1006とで構成される。

図2において、

- 15 (A)はSDRAM808が動作するクロック、
 - (B) はブロック804から出力される調停回路101へのメモリ リクエスト、
 - (C) は調停回路101から返信されるブロック804へのメモリアクセス許可信号、
- 20 (D) はブロック805から出力される調停回路101へのメモリ リクエスト、
 - (E) は調停回路101から返信されるブロック805へのメモリアクセス許可

信号、

25 (F) はブロック806から出力される調停回路101へのメモリ

リクエスト、

(G) は調停回路101から返信されるブロック806へのメモリアクセス許可

信号、

5 (H) はメモリ制御装置105がSDRAM808に対し実行して いるメモリア

クセス、

- (I) はSDRAM808から読み出したリードデータを示す。
- 201はメモリ制御装置105がアクセス中のバンク1へのメモ 10 リリードアクセス、
 - 202はブロック805のバンク2へのメモリリードアクセス、
 - 203はブロック804のバンク1へのメモリリードアクセス、
 - 204はブロック806のバンク0へのメモリリードアクセスである。
- 15 なお、ブロック804,805,806は、例えばCPUや誤り 訂正ブロックなどがあり、ホストコンピュータとマイクロコンピュ ー夕間のデータ転送をSDRAM808を介して実行したり、誤り 訂正ブロックで誤ったデータを訂正したりする。また、ブロック8 04,805,806からのメモリアクセス要求はSDRAM80 8の同じバンクに対して、書き込みまたは読み出しデータが8バイトのバンクアクセスデータ単位で行われる。

最初に、調停回路101が直前にメモリアクセスを許可したバンクと次のメモリアクセスリクエストのバンクが同一である場合について説明する。

25 以下、SDRAM808に備えられているモード設定を「CAS

10

15

レイテンシ」= "3"、「バースト長」= "2"と設定し、SDR AM808に対する優先順位をブロック804,805,806の順に優先順位が高いとメモリアクセス優先順位指定手段1003に設定したとして、ブロック804がSDRAM808からデータをリード(読み出し)する場合のメモリ制御装置105の動作について説明する。

ブロック804がSDRAM808にアクセスする場合には、メモリ制御装置105を介して、メモリアドレス、データ、制御信号の受け渡しを行う。ブロック804から調停回路101にメモリリクエスト(図2(B))が出力されると、SDRAM808に対するメモリリクエストを出力しているブロックが他に存在しなければ調停回路101がブロック804に対しメモリアクセス許可信号(図2(C))を返信する。ブロック804の前記メモリリクエストと同時に他のブロック(ブロック805,806)がメモリリクエスト(図2(D),(F))を出力している場合には、SDRAM808にアクセスする優先順位に従って優先順位の高いブロックに対しメモリアクセス許可信号を返信する。

メモリ制御装置105がSDRAM808のバンク1に対しアクセス中(図2(H)201)で、ブロック804からSDRAM82008のバンク1へのメモリリードリクエスト(図2(B))が出力され、それと同時にブロック805からバンク2へのメモリリードリクエスト(図2(D))と、ブロック806からバンク0へのメモリリードリクエスト(図2(F))が出力されているとする。ブロック804からのSDRAM808のバンク1へのメモリリード25リクエスト(図2(B))が出力されると、調停回路101はリク

信する(優先順位変更処理)。

5

10

15

エスト受信ブロック1001でメモリリクエストとメモリアドレスを受け取り、バンク判断手段1002でメモリ制御装置105がアクセス中のバンク1へのメモリリードアクセス(図2(H)201)と同一のバンクへのメモリアクセス要求であると判断し、許可信号生成ブロック1005に、第2の優先順位のブロック805に対する許可信号を生成するよう指示する。リクエスト受信ブロック1001は、ブロック804から出力されているバンク1へのメモリードリクエストの優先順位を下げて、次に優先順位の高いブロック805のメモリアクセス要求に対する制御信号を生成するよう制御信号生成ブロック1006に指示する。許可信号生成ブロック1005はブロック805にメモリアクセス許可信号(図2(E))を返

制御信号生成プロック1006は前記リクエスト受信ブロック1001からの制御信号の生成を指示され、コマンド生成制御信号及びアドレス生成制御信号及びデータラッチ制御信号を生成する。

アドレス生成ブロック103が調停回路101から出力されたアドレス生成制御信号に基づき、アクセスを許可されたブロック805からのメモリアドレスを受け取り、SDRAM808に出力する。コマンド生成プロック102が調停回路101から出力されたコマンド生成制御信号に基づき、RAS(Row Address Strobe)、CAS(Column Address Strobe)などのメモリコマンドを生成し、前記メモリコマンドをSDRAM808に出力し、ブロック805のバンク2へのメモリリードアクセス202を実行する。SDRAM808から読み出された25 データはデータラッチブロック104が取り込み、ブロック805

に出力する。

20

SDRAM808は、コマンド生成プロック102から出力されたメモリコマンドと、アドレス生成プロック103から出力されたメモリアドレスに基づき、SDRAM808からデータD20,D521を読み出す。D21はD20に続くアドレスのデータであり、一つのアドレス入力で2ワードのデータが出力できることを意味している(「バースト長」="2")。各バンクのプリチャージは最終データ、即ち、この2ワード出力時ではデータD21などの出力タイミングで自動的に実行される。バンク0,バンク1,バンク310に対するプリチャージに関しても同様である。ブロック805のバンク2へのメモリリードアクセス202が終わると、メモリアクセスの優先順位に従って、ブロック804のバンク1へのメモリリードアクセス203を実行し、続いてブロック806のバンク0へのメモリリードアクセス203を実行し、続いてブロック806のバンク0へのメモリリードアクセス204を実行する。

15 次に、調停回路 1 0 1 が直前にメモリアクセスを許可したバンクと同一のバンクにアクセスするブロックに対するメモリアクセスの優先順位を下げる場合について説明する。

以下、SDRAM808に備えられているモード設定を「CASレイテンシ」="3"、「バースト長」="2"と設定し、SDRAM808に対する優先順位をブロック804,805,806の順に優先順位が高いとメモリアクセス優先順位指定手段1003に設定し、ブロック804がバンク1に、ブロック805がバンク2に、ブロック806がバンク0にメモリアクセス要求を出力するとする。

25 調停回路101が直前に許可したアクセスがバンク1へのメモリ

10

15

リードアクセスで、メモリ制御装置105がバンク1にメモリリードアクセス中(図2(H)201)であるとき、前記バンク判断手段1002は、直前のメモリアクセスを許可した時点でバンク1へアクセス要求を出力するブロック804のメモリアクセスの優先順位を下げる。

ブロック804からSDRAM808のバンク1へのメモリリードリクエスト(図2(B))が出力され、それと同時にブロック805からバンク2へのメモリリードリクエスト(図2(D))と、ブロック806からバンク0へのメモリリードリクエスト(図2(F))が出力されると、リクエスト受信ブロック1001は許可信号生成ブロック1005に、ブロック805のメモリアクセス要求に対する制御信号を生成するよう制御信号を生成するよう制御信号を生成ブロック1006に指示する。許可信号生成ブロック1005はブロック805にメモリアクセス許可信号(図2(E))を返信する(優先順位変更処理)。

制御信号生成ブロック1006は前記リクエスト受信ブロック1001からの制御信号の生成を指示され、コマンド生成制御信号及びアドレス生成制御信号及びデータラッチ制御信号を生成する。

20 コマンド生成ブロック102及びアドレス生成ブロック103及びデータラッチブロック104の動作と、ブロック805のバンク2へのメモリリードアクセス202以降の動作については、調停回路101が直前にメモリアクセスを許可したバンクと次のメモリアクセス要求のバンクが同一である場合と同様なので省略する。

25 次に、調停回路101が直前にメモリアクセスを許可したバンク

と異なるバンクにアクセスするブロックに対するメモリアクセスの 優先順位を上げる場合について説明する。

以下、SDRAM808に備えられているモード設定を「CASレイテンシ」="3"、「バースト長」="2"と設定し、SDRAM808に対する優先順位をブロック804,805,806の順に優先順位が高いとメモリアクセス優先順位指定手段1003に設定し、ブロック804がバンク1に、ブロック805がバンク2に、ブロック806がバンク0にメモリアクセス要求を出力するとする。

調停回路101が直前に許可したアクセスがバンク1へのメモリリードアクセスで、メモリ制御装置105がバンク1にメモリリードアクセス中(図2(H)201)であるとき、バンク判断手段1002は直前のメモリアクセスを許可した時点で異なるバンクにアクセスするように、次に優先順位の高いブロック805へのメモリアクセスの優先順位を上げる。

ブロック804からSDRAM808のバンク1へのメモリリードリクエスト(図2(B))が出力され、それと同時にブロック805からバンク2へのメモリリードリクエスト(図2(D))と、ブロック806からバンク0へのメモリリードリクエスト(図2(F))が出力されると、リクエスト受信ブロック1001は許可信号生成ブロック1005に、ブロック805に対する許可信号を生成するよう指示する。それとともに、ブロック805のメモリアクセス要求に対する制御信号を生成するよう制御信号生成ブロック1006に指示する。許可信号生成ブロック1006に指示する。許可信号生成ブロック1006に指示する。許可信号生成ブロック1006に指示する。

位変更処理)。

制御信号生成ブロック1006は前記リクエスト受信ブロック1001からの制御信号の生成を指示され、コマンド生成制御信号及びデレス生成制御信号及びデータラッチ制御信号を生成する。

5 コマンド生成ブロック102及びアドレス生成ブロック103及 びデータラッチブロック104の動作と、ブロック805のバンク 2へのメモリリードアクセス202以降の動作については、直前に メモリアクセスを許可したバンクと次のメモリアクセス要求のバン クが同一である場合と同様なので省略する。

10 次に、調停回路101が直前にメモリアクセスを許可したバンクと同一バンクに対するブロックからのアクセス要求の場合に、次にアクセスを許可するブロックを選択する場合について図9を用いて説明する。図9は、実施の形態1において、同一バンクが連続した場合に次にアクセスを許可するブロックを選択する場合のタイミン15 グチャートである。

図9において、

- (A) はSDRAM808が動作するクロック、
- (B) はブロック804から出力される調停回路101へのメモリ リクエスト、
- 20 (C) は調停回路 1 0 1 から返信されるブロック 8 0 4 へのメモリアクセス許可

信号、

- (D) はブロック805から出力される調停回路101へのメモリ リクエスト、
- 25 (E) は調停回路 1 0 1 から返信されるブロック 8 0 5 へのメモリ

アクセス許可

信号、

- (F) はブロック806から出力される調停回路101へのメモリ リクエスト、
- 5 (G)は調停回路101から返信されるブロック806へのメモリ アクセス許可
 - (H) はメモリ制御装置105がSDRAM808に対し実行しているメモリア
- 10 クセス、

信号、


- (I)はSDRAM808から読み出したリードデータを示す。
- 1 1 0 1 はメモリ制御装置 1 0 5 がアクセス中のバンク 1 へのメモ リリードアクセス、
- 1102はブロック806のバンク0へのメモリリードアクセス、
- 15 1103はブロック804のバンク1へのメモリリードアクセス、 1104はブロック805のバンク2へのメモリリードアクセスである。

以下、SDRAM808に備えられているモード設定を「CASレイテンシ」= "3"、「バースト長」= "2"と設定し、SDR20 AM808に対する優先順位をブロック804,805,806の順に優先順位が高いとメモリアクセス優先順位指定手段1003に設定したとして、同一バンクに対するメモリアクセスが生じた場合の優先順位をブロック806,805,804の順に優先順位が高いと、同一バンク時優先順位指定手段1004にこの優先順位を設定する。そして、ブロック804がバンク1に、ブロック805が

10

15

25



バンク2に、ブロック806がバンク0にメモリアクセス要求を出 力するとする。

調停回路101が直前に許可したアクセスがバンク1へのメモリ リードアクセスで、メモリ制御装置105がバンク1にメモリリー ドアクセス中(図9(H)1101)であるとき、ブロック804 からのSDRAM808のバンク1へのメモリリードリクエスト (図9 (B)) が出力されると、調停回路101はリクエスト受信 ブロック1001でメモリリクエストとメモリアドレスを受け取り、 バンク判断手段1002でメモリ制御装置105がアクセス中のバ ンク1へのメモリリードアクセス(図9(H)1101)と同一の バンクへのメモリアクセス要求であると判断し、同一バンク時優先 順位指定手段1004の設定に従って、許可信号生成ブロック10 05に、優先順位が最も高いブロック806に対する許可信号を生 成するよう指示するとともに、ブロック806のメモリアクセス要 求に対する制御信号を生成するよう制御信号生成ブロック1006 に指示する。許可信号生成ブロック1005はブロック806にメ モリアクセス許可信号(図9(G))を返信する(同一バンク時優 先順位変更処理)。

制御信号生成ブロック1006は前記リクエスト受信ブロック1 20 001からの制御信号の生成を指示され、コマンド生成制御信号及 びアドレス生成制御信号及びデータラッチ制御信号を生成する。

アドレス生成ブロック103が調停回路101から出力されたアドレス生成制御信号に基づき、アクセスを許可されたブロック806からのメモリアドレスを受け取り、SDRAM808に出力する。コマンド生成ブロック102が調停回路101から出力されたコマ

ンド生成制御信号に基づき、RAS, CASなどのメモリコマンドを生成し、前記メモリコマンドをSDRAM808に出力し、ブロック806のバンク0へのメモリリードアクセス1102を実行する。

- 5 ブロック806のバンク0へのメモリリードアクセス1102が終わると、メモリアクセスを許可する優先順位に従って、ブロック804のバンク1へのメモリリードアクセス1103を実行し、続いてブロック805のバンク2へのメモリリードアクセス1104を実行する。
- 10 以上のような構成にしたため、SDRAM808に対してメモリ制御装置105がアクセス中のバンクと次にアクセスするブロックからのメモリアクセス要求の対象となるバンクが同一である場合は、調停回路101が同一のバンクに対するメモリアクセスを出力するブロックの優先順位を下げて、あるいは、異なるバンクに対するメモリアクセス要求を出力しているブロックの優先順位を上げて、異なるバンクに連続してアクセスできるようにすることにより、SDRAM808にアクセスできない待ちサイクルを解消して、処理時間を向上させることができる。

また、メモリアドレスを生成する複数のブロックは、前記メモリ 20 制御装置がアクセス中のバンクを意識することなくメモリアドレス を生成することができる。

この実施の形態1では、SDRAM808が「バースト長」="2"に設定されている場合を一例として説明したが、例えば、「バースト長」="4", "8", その他の値に設定されている場合にも、同様の効果が得られる。



また、この実施の形態1では、SDRAM808が「CASレイテンシ」="3"に設定されている場合を一例として説明したが、例えば、「CASレイテンシ」="2",その他の値に設定されている場合にも、同様の効果が得られる。

5 なお、この実施の形態1では、SDRAM808に対する優先順位がブロック804,805,806の順に高いという例で説明したが、メモリアクセス優先順位指定手段1003を外部から設定可能な構成にして、ブロック804,805,806の優先順位を変更しても良く、その場合でも本実施の形態1と同様の効果が得られ10 る。

なお、この実施の形態1では、同一バンクに対するメモリアクセスが生じた場合の優先順位をブロック806,805,804の順に優先順位が高いという例で説明したが、同一バンク時優先順位指定手段1004を外部から設定可能な構成にして、ブロック804,805,806の優先順位を変更しても良く、その場合でも同様の効果が得られる。

なお、この実施の形態1では、メモリをSDRAM808という例で説明したが、SDRAMに限らず他の同期式メモリについても同様の効果が得られる。

20

25

15

(実施の形態2)

以下に、第9ないし第14の本発明の実施の形態について、図1及び図3及び図10及び図11を用いて説明する。図3は実施の形態2の主要な信号のタイミングチャート、図10は実施の形態2の調停回路101を示すブロック図、図11は実施の形態2のデータ

10

15

20

25



ラッチブロック104を示すプロック図である。

メモリ制御装置105の構成に関しては、実施の形態1の構成(図1)と同様なので図番を同じくして説明は省略する。

前記調停回路101は、図1、図10に示すように複数ブロック804,805,806からのメモリリクエストとメモリアドレスを受け取り、受け取ったメモリアドレスから直前にメモリアクセスを許可した後半のバンクと次のメモリアクセス要求の前半のバンクが同一のバンクに対するアクセスか判断するバンク判断手段1202を含み、許可信号の生成を指示するリクエスト受信ブロック1201と、前記複数ブロック804,805,806からのメモリアクセスの優先順位を指定するメモリアクセス優先順位指定手段1003と、前記リクエスト受信ブロック1001からの許可信号の生成を指示され、前記SDRAM808へのアクセスを許可したブロックに許可信号を出力する許可信号生成ブロック1005と、前記リクエスト受信ブロック1001からの制御信号の生成を指示され、コマンド生成制御信号及びアドレス生成制御信号及びデータラッチ制御信号を生成する制御信号生成ブロック1006とで構成される。

前記データラッチブロック104は、図1、図11に示すように 前記複数ブロック804、805、806からのライトデータを受 け取り、ラッチするライトデータラッチブロック1301と、前記 調停回路101からのデータラッチ制御信号に基づき、前記ライト データラッチブロック1301が出力するバンクアクセスデータの 順序を入れ替え、ライトデータとして前記メモリへ出力したり、後 述するリードデータラッチブロック1303が出力するバンクアク セスデータの順序を入れ替えリードデータとして前記メモリへのリ

- ードアクセスを許可されたブロックへ出力するデータ入れ替えブロック1302と、前記SDRAM808から読み出されたリードデータを受け取り、ラッチするリードデータラッチブロック1303とで構成される。
- 5 図3において、
 - (A) はSDRAM808が動作するクロック、
 - (B) はプロック804から出力される調停回路101へのメモリリクエスト、
- (C) は調停回路 1 0 1 から返信されるブロック 8 0 4 へのメモリ 10 アクセス許可信号、
 - (D) はメモリ制御装置 1 0 5 が S D R A M 8 0 8 に対し実行しているメモリアクセス、
 - (E) はSDRAM808から読み出したリードデータ、
 - (F) は各ブロックに転送するデータを示す。
- 15 301はメモリ制御装置105がアクセス中のバンク1へのメモリ リードアクセス、
 - 302はブロック804のバンク1へのメモリリードリクエスト、
 - 303はブロック804のバンク2へのメモリリードリクエスト、
 - 304はブロック804のバンク2へのメモリリードアクセス、
- 20 305はブロック804のバンク1へのメモリリードアクセス、
 - 306はSDRAM808のバンク2から読み出した8バイトのバンクリードデータ、
 - 307はSDRAM808のバンク1から読み出した8バイトのバンクリードデータである。
- 25 本発明の実施の形態2のメモリ制御装置は、前述の実施の形態1

10

の複数のブロック804,805,806からのメモリアクセス要求が8バイトのバンクアクセスデータ単位で行われていたのに対し、異なるバンクに属する2組の8バイトのバンクアクセスデータ単位でメモリアクセス要求が行われる点が前述の実施の形態1とは異なっている。そのため、調停回路101が直前にメモリアクセスを許可した後半のバンクと次のメモリアクセス要求の前半のバンクが同一である場合、ブロックアクセスデータ内のバンクアクセスデータの順序を入れ替えて、SDRAM808の異なるバンクに連続してアクセスするよう前記SDRAM808へのアクセスを制御する機能が前述の実施の形態1とは異なっている。

以下、SDRAM808に備えられているモード設定を「CASレイテンシ」="3"、「バースト長」="2"と設定し、SDRAM808に対する優先順位をブロック804,805,806の15 順に優先順位が高いとメモリアクセス優先順位指定手段1003に設定したとして、ブロック804がSDRAM808からデータをリード(読み出し)する場合のメモリ制御装置105の動作について説明する。

ブロック804がSDRAM808にアクセスする場合には、メ20 モリ制御装置105を介して、メモリアドレス、データ、制御信号の受け渡しを行う。ブロック804から調停回路101にメモリリクエスト(図3(B))が出力されると、SDRAM808に対するメモリリクエストを出力しているブロックが他に存在しなければ調停回路101がブロック804に対しメモリアクセス許可信号 (図3(C))を返信する。ブロック804の前記メモリリクエス

トと同時に他のブロック(ブロック805,806)がメモリリクエストを出力している場合には、SDRAM808にアクセスする優先順位に従って優先順位の高いプロックに対しメモリアクセス許可信号を返信する。

メモリ制御装置105がSDRAM808のバンク1に対しアク 5 セス中(図3(D)301)で、プロック804からSDRAM8 08のバンク1、バンク2の順にメモリリードリクエスト(図3(B) 302,303)が出力されているとする。ブロック804からメ モリリードリクエスト302,303が出力されると、調停回路1 01はリクエスト受信ブロック1201でメモリリクエストとメモ 10 リアドレスを受け取る。バンク判断手段1202で、メモリ制御装 置105がアクセス中の後半の8バイトのバンクアクセスデータを 読み出すバンク1へのメモリアクセス301とブロック804から 出力された前半の8バイトのバンクアクセスデータを読み出すメモ リリードリクエスト302が同一のバンクへのメモリアクセス要求 15 であると判断し、リクエスト受信ブロック1201が許可信号生成 ブロック1005に、ブロック804に対する許可信号を生成する よう指示する。さらに、リクエスト受信ブロック1201は、前半 の8バイトのバンクアクセスデータを読み出すメモリリリードクエ スト302と後半の8バイトのバンクアクセスデータを読み出すメ 20 モリリードリクエスト303のメモリアクセスの順序を入れ替えて、 後半の8バイトのバンクアクセスデータを読み出すメモリリードリ クエスト303に対する制御信号を生成するよう制御信号生成ブロ ック1006に指示する。許可信号生成プロック1005はブロッ ク804にメモリアクセス許可信号(図3(B))を返信する(ア 25

15

20

25

クセス順序変換処理)。

制御信号生成ブロック1006は前記リクエスト受信ブロック1001からの制御信号の生成を指示され、コマンド生成制御信号及びアドレス生成制御信号及びデータラッチ制御信号を生成する。

アドレス生成プロック103が調停回路101から出力されたアドレス生成制御信号に基づき、アクセスを許可されたプロック804からのメモリアドレスを受け取り、メモリアクセスの順序を入れ替えてSDRAM808に出力する。コマンド生成プロック102が調停回路101から出力されたコマンド生成制御信号に基づき、

10 バンク2へのメモリリードアクセス304を実行後、バンク1への メモリリードアクセス305を実行する。

SDRAM808は、コマンド生成ブロック102から出力されたメモリコマンドと、アドレス生成ブロック103から出力されたメモリアドレスに基づき、SDRAM808からD20, D21の8バイトのバンクアクセスデータ306と、D10, D11の8バイトのバンクアクセスデータ307を読み出す。

データラッチブロック104は、調停回路101で入れ替えたアクセス順(バンク2へのアクセス後、バンク1へのアクセス)にSDRAM808から読み出したバンクアクセスデータ306,307をリードデータラッチブロック1303でラッチし、データ入れ替えブロック1302で調停回路101から出力されたデータラッチ制御信号に基づいて、ブロック804からメモリリクエスト302,303が出力された元のアクセス順(バンク1へのアクセス後、バンク2へのアクセス)にSDRAM808から読み出したバンクアクセスデータ306,307を入れ替えてプロック804に出力

15

20

-40-

する(読み出しデータ順序変換処理)。

以上のような構成にしたため、SDRAM808に対してメモリ制御装置105がアクセス中の後半のバンクと次にアクセスするブロックからのメモリアクセス要求の前半のアクセスの対象となるバンクが同一である場合は、調停回路101が前半のアクセスと後半のアクセスの順序を入れ替えて、異なるバンクに連続してアクセスできるようにすることにより、SDRAM808にアクセスできない待ちサイクルを解消して、処理時間を向上させることができる。

また、メモリアドレスを生成する複数のブロックは、前記メモリ 10 制御装置がアクセス中のバンクを意識することなくメモリアドレス を生成することができる。

また、SDRAM808に対するバンクアクセスデータのアクセス順序を変更した場合でも、SDRAM808から16バイトのブロックアクセスデータを読み出してデータラッチブロック104に格納するとともに格納したバンクアクセスデータをSDRAM808から読み出した順序と逆の順序で、メモリアクセスを行ったブロックに対してデータラッチブロック104が転送することにより、メモリアクセス要求を行ったブロックはバンクを意識することなくSDRAM808から読み出したブロックアクセスデータを受け取ることができる。

この実施の形態2では、SDRAM808が「バースト長」="2"に設定されている場合を一例として説明したが、例えば、「バースト長」="4","8",その他の値に設定されている場合にも、同様の効果が得られる。

25 また、この実施の形態 2 では、SDRAM 8 0 8 が「CASレイ



テンシ」="3"に設定されている場合を一例として説明したが、例えば、「CASレイテンシ」="2",その他の値に設定されている場合にも、同様の効果が得られる。

また、この実施の形態2では、実施の形態1と同様にメモリアク 5 セス優先順位指定手段1003を外部から設定可能な構成にして、 プロック804,805,806の優先順位を変更しても良く、そ の場合でも同様の効果が得られる。

なお、この実施の形態2では、メモリをSDRAM808という例で説明したが、SDRAMに限らず他の同期式メモリについても同様の効果が得られる。

(実施の形態3)

10

以下に、第15ないし第19の本発明の実施の形態について、図 1及び図4及び図12を用いて説明する。図4は実施の形態3の主 15 要な信号のタイミングチャート、図12は実施の形態3の調停回路 を示すブロック図である。

メモリ制御装置105の構成に関しては、実施の形態1の構成(図1)と同様なので図番を同じくして説明は省略する。

前記調停回路101は、図1、図12に示すように前記複数プロック804,805,806からのメモリリクエストを受け取り、受け取ったメモリリクエストから要求されたメモリアクセスのデータ単位を判断するデータ単位判断手段1402を含み、許可信号の生成を指示するリクエスト受信プロック1401と、前記複数プロック804,805,806からのメモリアクセスの優先順位を指定するメモリアクセス優先順位指定手段1003と、前記複数プロ



ックからのメモリアクセス要求がバンクアクセスデータ単位の場合に設ける待ちサイクル数を指定するウェイトサイクル指定手段1403と、前記リクエスト受信ブロック1401からの許可信号の生成を指示され、前記メモリへのアクセスを許可したブロックに許可信号を出力する許可信号生成ブロック1005と、前記リクエスト受信ブロックからの制御信号の生成を指示され、各制御信号を生成する制御信号生成ブロック1006とで構成される。

図4において、

- (A) はSDRAM808が動作するクロック、
- 10 (B) はブロック805から出力される調停回路101へのメモリ リクエスト、
 - (C) は調停回路101から返信されるブロック805へのメモリアクセス許可信号、
- (D) はブロック806から出力される調停回路101へのメモリ15 リクエスト、
 - (E) は調停回路101から返信されるブロック806へのメモリアクセス許可信号、
 - (F) はメモリ制御装置105がSDRAM808に対し実行して いるメモリアクセスを示す。
- 20 401はメモリ制御装置105がアクセス中のバンク1へのメモリアクセス、
 - 402はブロック805のバンク1へのメモリリクエスト、
 - 403はブロック805のバンク1へのメモリアクセス、
- 404はメモリ制御装置105がアクセス中のバンク1へのメモリ 25 アクセス、

10

15



405はプロック806のバンク2へのメモリリクエスト、 406はプロック806のバンク2へのメモリアクセスである。

本発明の実施の形態3のメモリ制御装置は、前述の実施の形態2 の複数のブロック804、805、806からのメモリアクセス要 求が異なるバンクに属する2組の8バイトのバンクアクセスデータ によって構成される16バイトのブロックアクセスデータ単位で行 われていたのに対し、前記16バイトのブロックアクセスデータ単 位でメモリアクセス要求を行うブロックと8バイトのバンクアクセ スデータ単体でメモリアクセス要求を行うブロックが存在する点が 前述の実施の形態2とは異なっている。そのため、複数のブロック 804,805,806のうち、前記バンクアクセスデータ単体で メモリアクセス要求が行われるブロック805、806からのメモ リアクセス要求を調停回路101が許可した場合、前記リクエスト 受信ブロック1401でウェイトサイクル指定手段1403に設定 されたサイクル数だけ待ちサイクルを設け、前記バンクアクセスデ ータ単位のメモリアクセスのサイクル数が前記ブロックアクセスデ ータ単位のメモリアクセスのサイクル数と同じになるように制御す る機能が実施の形態2とは異なっている。

以下、SDRAM808に備えられているモード設定を「CAS レイテンシ」="3"、「バースト長」="2"と設定し、SDR AM808に対する優先順位をブロック804,805,806の順に優先順位が高いとメモリアクセス優先順位指定手段1003に設定し、ウェイトサイクル指定手段1403にバイトアクセスデータ1つ分の待ちサイクル数を設定したとして、バイトアクセスデータ単体でメモリアクセスの要求を行うブロック805が調停回路1

10



01が直前にメモリアクセスを許可したバンクと同一のバンクからデータをリード(読み出し)する場合のメモリ制御装置105の動作について説明する。 ブロック805がSDRAM808にアクセスする場合には、メモリ制御装置105を介して、メモリアドレス、データ、制御信号の受け渡しを行う。ブロック805から調停回路101にメモリリクエスト(図4(B))が出力されると、SDRAM808に対するメモリリクエストを出力しているブロックが他に存在しなければ調停回路101がプロック805に対しメモリアクセス許可信号(図4(C))を返信する。ブロック805の前記メモリリクエストと同時に他のプロック(例えば、ブロック806)がメモリリクエスト(図4(D))を出力している場合には、SDRAM808にアクセスする優先順位に従って優先順位の高いブロックに対しメモリアクセス許可信号を返信する。

-44-

メモリ制御装置105がSDRAM808のバンク1に対しアクセス中(図4(F)401)でブロック805からSDRAM808のバンク1に対しメモリリードリクエスト(図4(B)402)が出力されているとする。ブロック805からメモリリードリクエスト(図4(B)402)が出力されると、調停回路101はリクエスト受信ブロック1401でメモリリクエストを受け取り、データ単位判断手段1402でブロック805からのメモリアクセス要求のデータ単位を判断し、許可信号生成ブロック1005に、ブロック805に対する許可信号を生成するよう指示するとともに、ウェイトサイクル指定手段1403に設定したバイトアクセスデータ1つ分の待ちサイクル数を設けて、ブロック805のメモリアクセスデータ1つ分の待ちサイクル数を設けて、ブロック805のメモリアクセスデータ1つ分の待ちサイクル数を設けて、ブロック805のメモリアクセス要求に対する制御信号を生成するよう制御信号生成ブロック10



06に指示する。許可信号生成プロック1005はブロック805 にメモリアクセス許可信号(図4(C))を返信する(アクセスウェイト処理)。

制御信号生成ブロック1006は前記リクエスト受信ブロック1401からの制御信号の生成を指示され、コマンド生成制御信号及びアドレス生成制御信号及びデータラッチ制御信号を生成する。生成された制御信号に従ってSDRAM808に対しメモリアクセス403を実行する。

すなわち、アドレス生成ブロック103が調停回路101から出 10 力されたアドレス生成制御信号に基づき、アクセスを許可されたブロック805からのメモリアドレスを受け取り、バンクアクセスデータ1つ分の待ちサイクルを設けてSDRAM808に出力する。コマンド生成ブロック102が調停回路101から出力されたコマンド生成制御信号に基づき、バンクアクセスデータ1つ分の待ちサイクルを設けてメモリアクセス403を実行する。

次に、バイトアクセスデータ単体でメモリアクセスの要求を行う プロック806が、調停回路地101が直前にメモリアクセスを許可したバンクと異なるバンクからデータをリード (読み出し) する 場合のメモリ制御装置105の動作について説明する。

20 ブロック806がSDRAM808にアクセスする場合も、ブロック805がSDRAM808にアクセスする場合と同様にメモリ制御装置105を介して、メモリアドレス、データ、制御信号の受け渡しを行う。プロック806から調停回路101にメモリリクエスト(図4(D))が出力されると、SDRAM808に対するメモリリクエストを出力しているブロックが他に存在しなければ調停

10

15

20

25

回路101がブロック806に対しメモリアクセス許可信号(図4(E))を返信する。ブロック806の前記メモリリクエストと同時に他のブロック(例えばブロック805)がメモリリクエスト(図4(B))を出力している場合には、SDRAM808にアクセスする優先順位に従って優先順位の高いブロックに対しメモリアクセス許可信号を返信する。

メモリ制御装置105がSDRAM808のバンク1に対しアクセス中(図4(F)404)でブロック806からSDRAM808のバンク2に対しメモリリードリクエスト(図4(D))405)が出力されているとする。ブロック806からメモリリードリクエスト(図4(D)405)が出力されると、調停回路101はリクエスト受信ブロック1401でメモリリクエストを受け取り、データ単位判断手段1402でブロック806からのメモリアクセス要求のデータ単位を判断し、許可信号生成ブロック1005に、ウェイトサイクル指定手段1403に設定したバイトアクセスデータ1つ分の待ちサイクル数を設けて、ブロック806のメモリアクセス要求に対する制御信号を生成するよう制御信号生成ブロック1006に指示する。許可信号生成ブロック1005はブロック806にメモリアクセス許可信号(図4(E))を返信する(アクセスウェイト処理)。

制御信号生成ブロック1006は前記リクエスト受信ブロック1401からの制御信号の生成を指示され、コマンド生成制御信号及びアドレス生成制御信号及びデータラッチ制御信号を生成する。生成された制御信号に従ってSDRAM808に対しメモリリードア

20

25



クセス406を実行する。

アドレス生成ブロック103が調停回路101から出力されたアドレス生成制御信号に基づき、アクセスを許可されたブロック806からのメモリアドレスを受け取り、バンクアクセスデータ1つ分の待ちサイクルを設けてSDRAM808に出力する。コマンド生成ブロック102が調停回路101から出力されたコマンド生成制御信号に基づき、バンクアクセスデータ1つ分の待ちサイクルを設けてメモリーアクセス406を実行する。

以上のような構成にしたため、8バイトのバンクアクセスデータ 単体のメモリアクセス要求を調停回路101が許可した場合は、ウェイトサイクル指定手段1403に設定したバイトアクセスデータ 1つ分の待ちサイクル数を設けて、ブロック806のメモリアクセス要求に対する制御信号を生成するよう制御信号生成ブロック1006に指示することにより、直前のメモリアクセスのバンクの影響を受けずメモリアクセスを実現することができ、かつ、バンクアクセスデータ単体でメモリアクセスを行うために必要な回路を削減することができる。

この実施の形態3では、SDRAM808が「バースト長」="2"に設定されている場合を一例として説明したが、例えば、「バースト長」="4", "8", その他の値に設定されている場合にも、同様の効果が得られる。

また、この実施の形態3では、SDRAM808が「CASレイテンシ」= "3"に設定されている場合を一例として説明したが、例えば、「CASレイテンシ」= "2",その他の値に設定されている場合にも、同様の効果が得られる。

また、この実施の形態3では、実施の形態1と同様にメモリアクセス優先順位指定手段1003を外部から設定可能な構成にして、ブロック804,805,806の優先順位を変更しても良く、その場合でも同様の効果が得られる。

-48-

5 また、この実施の形態3では、バンクアクセスデータ1つ分の待ちサイクルを設けるという例で説明したが、ウェイトサイクル指定手段1403を外部から設定可能な構成にして、待ちサイクル数を変更しても良く、その場合でも同様の効果が得られる。

なお、この実施の形態3では、メモリをSDRAM808という
10 例で説明したが、SDRAMに限らず他の同期式メモリについても
同様の効果が得られる。

(実施の形態4)

以下に、第20ないし第26の本発明の実施の形態について、図 15 1及び図5及び図13及び図14を用いて説明する。図5は実施の 形態4の主要な信号のタイミングチャート、図13は実施の形態4 の調停回路を示すブロック図である。

メモリ制御装置105の構成に関しては、実施の形態1の構成(図1)と同様なので図番を同じくして説明は省略する。

20 前記調停回路101は、図1、図13に示すように複数ブロック804,805,806からのメモリリクエストを受け取り、受け取ったメモリリクエストから要求されたメモリアクセスの種類を判断するアクセス要求判断手段1502を含み、許可信号の生成を指示するリクエスト受信ブロック1501と、前記複数ブロックから25 のメモリアクセスの優先順位を指定するメモリアクセス優先順位指



定手段1003と、直前に許可したメモリアクセスがリードアクセスの場合に、次にリードアクセスを許可するブロックを選択するリードアクセス時優先順位指定手段1503と、前記リクエスト受信ブロックからの許可信号の生成を指示され、前記メモリへのアクセスを許可したブロックに許可信号を出力する許可信号生成ブロック1005と、前記リクエスト受信ブロックからの制御信号の生成を指示され、各制御信号を生成する制御信号生成ブロック1006とで構成される。

図5において、

- 10 (A) はSDRAM808が動作するクロック、
 - (B) はブロック804から出力される調停回路101へのメモリ リクエスト、
 - (C) は調停回路101から返信されるブロック804へのメモリアクセス許可信号、
- 15 (D) はブロック805から出力される調停回路101へのメモリ リクエスト、
 - (E) は調停回路101から返信されるブロック805へのメモリアクセス許可信号、
- (F) はメモリ制御装置105がSDRAM808に対し実行して20 いるメモリアクセスを示す。
 - 501はメモリ制御装置105がアクセス中のバンク1へのメモリ リードアクセス、
 - 502はブロック804のバンク2へのメモリライトリクエスト、
 - 503はプロック805のバンク0へのメモリリードリクエスト、
- 25 504はブロック805のバンク0へのメモリリードアクセス、



505 はプロック 804 のバンク 2 へのメモリライトアクセスである。

本発明の実施の形態4のメモリ制御装置は、前述の実施の形態1の調停回路101が直前にメモリアクセスを許可したバンクとは異なるバンクにアクセスするように複数のブロック804,805,806のメモリアクセスの優先順位を変更していたのに対し、調停回路101が直前に許可したメモリアクセスがリードアクセスの場合に前記複数のブロックのメモリアクセスの優先順位を変更する機能が前述の実施の形態1とは異なっている。

10 最初に、調停回路 1 0 1 が直前に許可したメモリアクセスがリードアクセスで、次のメモリアクセス要求にリードアクセスが存在する場合について説明する。

以下、SDRAM808に備えられているモード設定を「CASレイテンシ」="3"、「バースト長」="2"と設定し、SDR AM808に対する優先順位をブロック804,805,806の順に優先順位が高いとメモリアクセス優先順位指定手段1003に設定したとして、ブロック804がSDRAM808にデータをライト(書き込み)する場合のメモリ制御装置105の動作について説明する。

20 プロック804がSDRAM808にアクセスする場合には、メモリ制御装置105を介して、メモリアドレス、データ、制御信号の受け渡しを行う。プロック804から調停回路101にメモリリクエスト(図5(B))が出力されると、SDRAM808に対するメモリリクエストを出力しているブロックが他に存在しなければ25 調停回路101がブロック804に対しメモリアクセス許可信号

(図5 (C))を返信する。ブロック804の前記メモリリクエストと同時に他のブロック (ブロック805,806)がメモリリクエスト (図5 (D))を出力している場合には、SDRAM808にアクセスする優先順位に従って優先順位の高いブロックに対しメモリアクセス許可信号を返信する。

メモリ制御装置105がSDRAM808のバンク1に対しリー ドアクセス中(図5(F)501)でブロック804からSDRA M808のバンク2に対しメモリライトリクエスト(図5(B)5 02)が出力され、それと同時にプロック805からSDRAM8 08のバンク0に対しメモリリードリクエスト(図5(D)503) 10 が出力されているとする。調停回路101はリクエスト受信ブロッ ク1501でブロック804,805から出力されているメモリリ クエストを受け取り、アクセス要求判断手段1502で、直前に許 可したリードアクセス(図5(F)501)と同じリードアクセス 要求が、ブロック805から出力されている(図5(D)503) 15 と判断し、許可信号生成ブロック1005に、ブロック805に対 する許可信号を生成するよう指示するとともに、ブロック805か ら出力されているSDRAM808のバンク0に対するメモリリー ドリクエスト503の優先順位をブロック804から出力されてい るバンク2へのメモリライトリクエストより上げて、ブロック80 20 5のメモリアクセス要求に対する制御信号を生成するよう制御信号 生成プロック1006に指示する。許可信号生成プロック1005 はブロック805に対しメモリアクセス許可信号(図5(E))を 返信する(リードアクセス優先処理)。

25 制御信号生成プロック1006は前記リクエスト受信ブロック1

20

501からの制御信号の生成を指示され、コマンド生成制御信号及びアドレス生成制御信号及びデータラッチ制御信号を生成する。生成された制御信号に従ってSDRAM808に対しメモリリードアクセス504を実行する。

5 その後、SDRAM808からデータを読み出す間待ちサイクルを設け、ブロック804のSDRAM808のバンク2に対するメモリライトリクエスト502を受け付け、ブロック804にメモリアクセス許可信号(図5(C))を返信し、ブロック804のバンク2へのメモリライトアクセス505を実行する。

10 コマンド生成ブロック 1 0 2 及びアドレス生成ブロック 1 0 3 及びデータラッチブロック 1 0 4 の動作については、実施の形態 1 と同様なので省略する。

次に、調停回路101が直前に許可したメモリアクセスがリード アクセスの場合に、リードアクセスの優先順位を上げる場合につい て説明する。

以下、SDRAM808に備えられているモード設定を「CASレイテンシ」="3"、「バースト長」="2"と設定し、SDRAM808に対する優先順位をブロック804,805,806の順に優先順位が高いとメモリアクセス優先順位指定手段1003に設定し、ブロック804がバンク2にメモリライトリクエストを、ブロック805がバンク0にメモリリードリクエストを出力するとする。

調停回路 1 0 1 が直前に許可したアクセスがリードアクセスで、 メモリ制御装置 1 0 5 がバンク 1 にメモリリードアクセス中(図 5 (F) 5 0 1) であるとき、アクセス要求判断手段 1 5 0 2 は、直

10

15

20

前のリードアクセスを許可した時点でライトアクセスの優先順位を下げる。ブロック804からSDRAM808のバンク2へのメモリライトリクエスト(図5(B)502)が出力され、それと同時にブロック805からバンク0へのメモリリードリクエスト(図5(D)503)が出力されると、リクエスト受信ブロック1501は許可信号生成ブロック1005に、ブロック805に対する許可信号を生成するよう指示するとともに、ブロック805のメモリアクセス要求に対する制御信号を生成するよう制御信号生成ブロック1005はブロック1006に指示する。許可信号生成ブロック1005はブロック805にメモリアクセス許可信号(図5(E))を返信する(リードアクセス優先処理)。

制御信号生成ブロック1006は前記リクエスト受信ブロック1501からの制御信号の生成を指示され、コマンド生成制御信号及びアドレス生成制御信号及びデータラッチ制御信号を生成する。生成された制御信号に従ってSDRAM808に対しメモリリードアクセス504を実行する。その後、SDRAM808からデータを読み出す間待ちサイクルを設け、ブロック804のSDRAM808のバンク2に対するメモリライトリクエスト502を受け付け、ブロック805にメモリアクセス許可信号(図5(C))を返信し、ブロック804のバンク2へのメモリライトアクセス505を実行する。

コマンド生成ブロック102及びアドレス生成ブロック103及びデータラッチブロック104の動作については、実施の形態1と同様なので省略する。

25 次に、調停回路101が直前に許可したメモリアクセスがリード

アクセスの場合に、次にリードアクセスを許可するプロックを選択する場合について図14を用いて説明する。図14は、実施の形態4において、調停回路101が直前に許可したメモリアクセスがリードアクセスの場合に次にリードアクセスを許可する場合のタイミングチャートである。

図14において、

- (A) はSDRAM808が動作するクロック、
- (B) はブロック804から出力される調停回路101へのメモリ リクエスト、
- 10 (C) は調停回路 1 0 1 から返信されるブロック 8 0 4 へのメモリアクセス許可

信号、

5

- (D) はブロック805から出力される調停回路101へのメモリリクエスト、
- 15 (E) は調停回路101から返信されるブロック805へのメモリアクセス許可

信号、

- (F)はブロック806から出力される調停回路101へのメモリリクエスト、
- 20 (G) は調停回路101から返信されるブロック806へのメモリアクセス許可

信号、

- (H) はメモリ制御装置105がSDRAM808に対し実行しているメモリア
- 25 クセスを示す。

15

1601はメモリ制御装置105がアクセス中のバンク1へのメモ リリードアクセス、

1602はブロック806のバンク0へのメモリリードアクセス、

1603はブロック804のバンク2へのメモリライトアクセス、


5 1604はブロック805のバンク1へのメモリリードアクセスである。

以下、SDRAM808に備えられているモード設定を「CASレイテンシ」="3"、「バースト長」="2"と設定し、SDRAM808に対する優先順位をブロック804,805,806の順に優先順位が高いとメモリアクセス優先順位指定手段1003に設定し、直前に許可したメモリアクセスがリードアクセスの場合に、次にリードアクセスを許可するブロックの優先順位をブロック806,805,804の順に優先順位が高いとリードアクセス時優先順位指定手段1503に設定し、ブロック804がバンク2にメモリライトリクエストを、ブロック805がバンク1にメモリリードリクエストを、ブロック806がバンク1にメモリリードリクエストを、ブロック806がバンク0にメモリリードリクエストを、ブロック806がバンク0にメモリリードリクエストを、ブロック806がバンク0にメモリリードリクエストを出力するとする。

調停回路101が直前に許可したアクセスがバンク1へのメモリリードアクセスで、メモリ制御装置105がバンク1にメモリリー20 ドアクセス中(図14(H)1601)であるとき、ブロック804からのSDRAM808のバンク2へのメモリライトリクエスト(図14(B))が出力されると、調停回路101はリクエスト受信プロック1501でブロック804,805,806から出力されているメモリリクエストを受け取り、アクセス要求判断手段1502で、直前に許可したリードアクセス(図14(H)1601)

20

25



と同じリードアクセス要求が、ブロック805,806から出力されている(図14(D), (F))と判断し、リードアクセス時優先順位指定手段1503の設定に従って、許可信号生成プロック1005に、ブロック806に対する許可信号を生成するよう指示する。それとともに、ブロック806のメモリアクセス要求に対する制御信号を生成するよう制御信号生成ブロック1006に指示する。許可信号生成プロック1005はプロック806にメモリアクセス許可信号(図14(G))を返信する(リードアクセス時優先順位変更処理)。

10 アドレス生成ブロック103が調停回路101から出力されたアドレス生成制御信号に基づき、アクセスを許可されたブロック806からのメモリアドレスを受け取り、SDRAM808に出力する。コマンド生成ブロック102が調停回路101から出力されたコマンド生成制御信号に基づき、RAS, CASなどのメモリコマンドを生成し、前記メモリコマンドをSDRAM808に出力し、ブロック806のバンク0へのメモリリードアクセス1602を実行する。

ブロック806のバンク0へのメモリリードアクセス1602が終わると、メモリアクセスを許可する優先順位に従って、ブロック804のバンク2へのメモリライトアクセス1603を実行し、続いてブロック805のバンク1へのメモリリードアクセス1604を実行する。

以上のような構成にしたため、SDRAM808に対してメモリ 制御装置105がメモリリードアクセス中の場合は、調停回路10 1がリードアクセスの優先順位を上げて、連続してリードアクセス

が行われるようにメモリアクセス要求の優先順位を変更することにより、SDRAM808にアクセスできない待ちサイクルを解消して、処理時間を向上させることができる。

この実施の形態4では、SDRAM808が「バースト長」="52"に設定されている場合を一例として説明したが、例えば、「バースト長」="4","8",その他の値に設定されている場合にも、同様の効果が得られる。

また、この実施の形態4では、SDRAM808が「CASレイテンシ」="3"に設定されている場合を一例として説明したが、

10 例えば、「CASレイテンシ」="2", その他の値に設定されている場合にも、同様の効果が得られる。

また、この実施の形態4では、実施の形態1と同様にメモリアクセス優先順位指定手段1003を外部から設定可能な構成にして、ブロック804,805,806の優先順位を変更しても良く、その場合でも同様の効果が得られる。

なお、この実施の形態4では、直前にアクセスを許可したメモリアクセスがリードアクセスの場合に、次にリードアクセスを許可するブロックの優先順位をブロック806,805,804の順に優先順位が高いという例で説明したが、リードアクセス時優先順位指20 定手段1503を外部から設定可能な構成にして、ブロック804,805,806の優先順位を変更しても良く、その場合でも同様の効果が得られる。

なお、この実施の形態4では、メモリをSDRAM808という例で説明したが、SDRAMに限らず他の同期式メモリについても 25 同様の効果が得られる。

10

(実施の形態5)

以下に、第27ないし第33の本発明の実施の形態について、図6及び図7及び図15及び図16を用いて説明する。図6は、本発明におけるメモリ制御装置を示すブロック図、図7は、実施の形態5の主要な信号のタイミングチャート、図15は実施の形態5の調停回路を示すブロック図である。

図6において、このメモリ制御装置105は調停回路101,コマンド生成ブロック102,アドレス生成ブロック103,データラッチブロック104については実施の形態1の構成と同じであり、説明を省略する。この実施の形態5は、SDRAM808の内部データを保持するために一定時間毎に調停回路101に対し、リフレッシュ要求信号を出力するリフレッシュ要求ブロック601を有する。

前記調停回路101は、図15に示すように前記リフレッシュ要求プロック601からのリフレッシュ要求と前記複数ブロック804,805,806からのメモリリクエストを受け取り、受け取ったリフレッシュ要求とメモリリクエストから要求されたメモリアクセスの種類を判断するアクセス要求判断手段1502を含み、許可20信号の生成を指示するリクエスト受信ブロック1701と、前記複数ブロックからのメモリアクセスの優先順位を指定するメモリアクセス優先順位指定手段1003と、前記リフレッシュ要求ブロックからリフレッシュ要求が出力され、前記調停回路が直前に許可したメモリアクセスがライトアクセスの場合に、次にメモリへのアクセスを当てするブロックを選択するライトアクセス時優先順位指定手

段1702と、前記リクエスト受信ブロック1701からの許可信号の生成を指示され、前記SDRAM808へのアクセスを許可したブロックに許可信号を出力する許可信号生成ブロック1005と、前記リクエスト受信ブロック1701からの制御信号の生成を指示され、コマンド生成制御信号及びアドレス生成制御信号及びデータラッチ制御信号を生成する制御信号生成ブロック1006とで構成される。

図7において、

- (A) はSDRAM808が動作するクロック、
- 10 (B)はリフレッシュ要求ブロック601から出力されるリフレッシュ要求信号、
 - (C) は調停回路101からリフレッシュ要求プロック601ヘリフレッシュ許可信号、
- (D)はブロック804から出力される調停回路101へのメモリ15 リクエスト、
 - (E) は調停回路101から返信されるプロック804へのメモリアクセス許可信号、
 - (F) はブロック805から出力される調停回路101へのメモリ リクエスト、
- 20 (G) は調停回路101から返信されるブロック805へのメモリアクセス許可信号、
 - (H) はメモリ制御装置105がSDRAM808に対し実行しているメモリアクセスを示す。
- 701はメモリ制御装置105がアクセス中のバンク1へのメモリ25 ライトアクセス、

702はブロック804のパンク1へのメモリリードアクセス、703はリフレッシュ要求ブロック601のリフレッシュ動作、704はプロック805のバンク0へのメモリリードアクセスである。

5 本発明の実施の形態5のメモリ制御装置は、前述の実施の形態4 の調停回路101が直前に許可したメモリアクセスがリードアクセスの場合に前記複数のブロックのメモリアクセスの優先順位を変更していたのに対し、直前に許可したメモリアクセスがライトアクセスの場合に、前記複数のブロックのメモリアクセスの優先順位を変更の場合に、前記複数のブロックのメモリアクセスの優先順位を変更の場合に、前記複数のブロックのメモリアクセスの優先順位を変更にある。

最初に、調停回路101が直前に許可したメモリアクセスがライトアクセスで、リフレッシュ要求ブロックからリフレッシュ要求が 出力された場合について説明する。

以下、SDRAM808に備えられているモード設定を「CAS レイテンシ」="3"、「バースト長」="2"と設定し、SDR AM808に対する優先順位をリフレッシュ要求ブロック601, ブロック804,805,806の順に優先順位が高いとメモリアクセス優先順位指定手段1003に設定したとして、リフレッシュ要求ブロック601がSDRAM808に対しリフレッシュ動作を 実行する場合のメモリ制御装置105の動作について説明する。

リフレッシュ要求ブロック601がSDRAM808にアクセスする場合には、メモリ制御装置105を介して、制御信号の受け渡しを行う。リフレッシュ要求ブロック601から調停回路101にリフレッシュ要求信号(図7(B))が出力されると、SDRAM808に対するメモリリクエストを出力しているブロックが他に存

20

在しなければ調停回路101がリフレッシュ要求プロック601に 対し、リフレッシュ許可信号(図7(C))を返信する。リフレッ シュ要求ブロック601の前記リフレッシュ要求信号と同時に他の ブロック(ブロック804,805,806)がメモリリクエスト (図7(D), (F))を出力している場合には、SDRAM80 8 にアクセスする優先順位に従って優先順位の高いブロックに対し 許可信号を返信する。

メモリ制御装置105がSDRAM808のバンク0に対しライ トアクセス中(図7(H)701)でリフレッシュ要求ブロック6 01からリフレッシュ要求信号(図7(B))が出力され、それと 10 同時にブロック804からバンク1へのメモリリードリクエスト (図7 (D)) と、ブロック805からバンク0へのメモリリード リクエスト(図7(F))が出力されているとする。調停回路10 1はリクエスト受信ブロック1701でリフレッシュ要求ブロック 601から出力されているリフレッシュ要求とブロック804,8 15 05から出力されているメモリリクエストを受け取り、アクセス要 求判断手段1502で、リフレッシュ要求(図7(B))が出力さ れていると判断し、許可信号生成ブロック1005に、ブロック8 0 4 に対する許可信号を生成するよう指示するとともに、リフレッ シュ要求ブロックから出力されているリフレッシュ要求の優先順位 を下げて、ブロック804のメモリアクセス要求に対する制御信号 を生成するよう制御信号生成プロック1006に指示する。許可信 号生成プロック1005はプロック804に対しメモリアクセス許 可信号(図7(E))を返信する(リフレッシュ順序変更処理)。

制御信号生成プロック1006は前記リクエスト受信プロック1 25

701からの制御信号の生成を指示され、コマンド生成制御信号及びアドレス生成制御信号及びデータラッチ制御信号を生成する。生成された制御信号に従ってSDRAM808に対しメモリリードアクセス702を実行する。

5 その後、SDRAM808に対しリフレッシュ動作703を実行し、リフレッシュ動作が終了すると、ブロック805から出力されているSDRAM808のバンク0に対するメモリリードリクエスト(図7(F))を受け付け、プロック805に対しメモリアクセス許可信号(図7(G))を返信し、プロック805のバンク0へのメモリリードアクセス704を実行する。

コマンド生成ブロック102及びアドレス生成ブロック103及びデータラッチブロック104の動作については、実施の形態1と同様なので省略する。

次に、調停回路 1 0 1 が直前に許可したメモリアクセスがライト 15 アクセスの場合に、リフレッシュ要求の優先順位を下げる場合につ いて説明する。

以下、SDRAM808に備えられているモード設定を「CASレイテンシ」="3"、「バースト長」="2"と設定し、SDRAM808に対する優先順位をブロック804,805,806の順に優先順位が高いとメモリアクセス優先順位指定手段1003に設定し、リフレッシュ要求ブロック601からリフレッシュ要求信号が出力され、ブロック804がバンク1へのメモリリードリクエストを、ブロック805がバンク0へのメモリリードリクエストを出力するとする。

25 調停回路101が直前に許可したアクセスがライトアクセスで、

10

メモリ制御装置105がバンク0にメモリライトアクセス中(図7(H)701)であるとき、アクセス要求判断手段1502では、直前のライトアクセスを許可した時点でリフレッシュ要求の優先順位を下げる。ブロック804からSDRAM808のバンク1へのメモリライトリクエスト(図7(D))が出力され、それと同時にプロック805からバンク0へのメモリリードリクエスト(図7(F))が出力されると、リクエスト受信プロック1701は許可信号生成プロック1005に、プロック804に対する許可信号を生成するよう指示する。それとともに、プロック804のメモリアクセス要求に対する制御信号を生成するよう制御信号生成プロック1005はプロック804にメモリアクセス許可信号(図7(E))を返信する(リフレッシュ順序変更処理)。

制御信号生成プロック1006は前記リクエスト受信プロック1701 701からの制御信号の生成を指示され、コマンド生成制御信号及びアドレス生成制御信号及びデータラッチ制御信号を生成する。生成された制御信号に従ってSDRAM808に対しメモリリードアクセス702を実行する。

その後、SDRAM808に対しリフレッシュ動作703を実行 20 し、リフレッシュ動作が終了すると、ブロック805から出力されているSDRAM808のバンク0に対するメモリリードリクエスト(図7(F))を受け付け、ブロック805に対しメモリアクセス許可信号(図7(G))を返信し、ブロック805のバンク0へのメモリリードアクセス704を実行する。

25 コマンド生成ブロック102及びアドレス生成ブロック103及

びデータラッチプロック104の動作については、実施の形態1と同様なので省略する。

次に、調停回路101が直前に許可したメモリアクセスがライト アクセスの場合に、次にリードアクセスを許可するブロックを選択 する場合について図16を用いて説明する。図16は、実施の形態 5において、直前に許可したメモリアクセスがライトアクセスの場 合に次にリードアクセスを許可する場合のタイミングチャートであ る。

図16において、

- 10 (A) はSDRAM808が動作するクロック、
 - (B) はリフレッシュ要求ブロック601から出力されるリフレッシュ要求信号、
 - (C) は調停回路101からリフレッシュ要求ブロック601へリフレッシュ許可信号、
- 15 (D) はブロック 8 0 4 から出力される調停回路 1 0 1 へのメモリ リクエスト、
 - (E) は調停回路101から返信されるプロック804へのメモリアクセス許可信号、
- (F) はブロック805から出力される調停回路101へのメモリ20 リクエスト、
 - (G) は調停回路101から返信されるブロック805へのメモリアクセス許可信号、
 - (H) はメモリ制御装置105がSDRAM808に対し実行しているメモリアクセスを示す。
- 25 1801はメモリ制御装置105がアクセス中のバンク0へのメモ

10

15

20

25

リライトアクセス、

1802はブロック805のバンク2へのメモリリードアクセス、 1803はリフレッシュ要求ブロック601のリフレッシュ動作、 1804はブロック804のバンク1へのメモリリードアクセスで ある。

以下、SDRAM808に備えられているモード設定を「CASレイテンシ」="3"、「バースト長」="2"と設定し、SDRAM808に対する優先順位をリフレッシュ要求ブロック601、ブロック804,805,806の順に優先順位が高いとメモリアクセス優先順位指定手段1003に設定し、直前に許可したメモリアクセスがライトアクセスの場合に、次にリードアクセスを許可するブロックの優先順位をブロック806,805,804,リフレッシュ要求ブロック601の順に優先順位が高いとライトアクセス時優先順位指定手段1702に設定する。そして、リフレッシュ要求プロック601がリフレッシュ要求を、プロック804がバンク1にメモリリードリクエストを、プロック805がバンク2にメモリリードリクエストを出力するとする。

調停回路101が直前に許可したアクセスがバンク0へのメモリライトアクセスで、メモリ制御装置105がバンク0にメモリライトアクセス中(図16(H)1801)であるとき、調停回路101はリクエスト受信ブロック1701でリフレッシュ要求ブロック601から出力されているリフレッシュ要求信号と、ブロック804,805,806から出力されているメモリリクエストを受け取り、アクセス要求判断手段1502で、リフレッシュ要求(図16(B))と、ブロック804,805からリードリクエストが出力

20

25

されている(図16(D), (F))と判断し、ライトアクセス時優先順位指定手段1702の設定に従って、許可信号生成プロック1005に、プロック805に対する許可信号を生成するよう指示する。それとともに、プロック805のメモリアクセス要求に対する制御信号を生成するよう制御信号生成プロック1006に指示する。許可信号生成プロック1005はブロック805にメモリアクセス許可信号(図16(G))を返信する(ライトアクセス時優先順位変更処理)。

アドレス生成ブロック103が調停回路101から出力されたア10 ドレス生成制御信号に基づき、アクセスを許可されたブロック805からのメモリアドレスを受け取り、SDRAM808に出力する。コマンド生成ブロック102が調停回路101から出力されたコマンド生成制御信号に基づき、RAS、CASなどのメモリコマンドを生成し、前記メモリコマンドをSDRAM808に出力し、ブロック805のバンク2へのメモリリードアクセス1802を実行する。

ブロック 805 のバンク 2 へのメモリリードアクセス 1802 が終わると、メモリアクセスを許可する優先順位に従って、リフレッシュ要求ブロック 601 のリフレッシュ動作 1803 を実行し、ブロック 804 のバンク 1 へのメモリリードアクセス 1604 を実行する。

以上のような構成にしたため、SDRAM808に対してメモリ制御装置105がメモリライトアクセス中の場合は、調停回路101がライトアクセスの後のリフレッシュ動作の優先順位を下げて、他のブロックからのリードアクセス要求を受け付けることにより、

10

SDRAM808にアクセスできない待ちサイクルを解消して、処理時間を向上させることができる。

この実施の形態5では、SDRAM808が「バースト長」="2"に設定されている場合を一例として説明したが、例えば、「バースト長」="4", "8", その他の値に設定されている場合にも、同様の効果が得られる。

また、この実施の形態5では、SDRAM808が「CASレイテンシ」="3"に設定されている場合を一例として説明したが、例えば、「CASレイテンシ」="2",その他の値に設定されている場合にも、同様の効果が得られる。

また、この実施の形態5では、実施の形態1と同様にメモリアクセス優先順位指定手段1003を外部から設定可能な構成にして、ブロック804,805,806の優先順位を変更しても良く、その場合でも同様の効果が得られる。

なお、この実施の形態5では、直前にアクセスを許可したメモリアクセスがライトアクセスの場合に、次にリードアクセスを許可するブロックの優先順位をブロック806,805,804の順に優先順位が高いという例で説明したが、ライトアクセス時優先順位指定手段1702を外部から設定可能な構成にして、ブロック804,20805,806の優先順位を変更しても良く、その場合でも同様の効果が得られる。

なお、この実施の形態5では、メモリをSDRAM808という例で説明したが、SDRAMに限らず他の同期式メモリについても同様の効果が得られる。



(実施の形態6)

以下に、第34ないし第40の本発明の実施の形態について、図 1及び図17を用いて説明する。図17は実施の形態6における調 停回路を示すブロック図である。

5 メモリ制御装置105の構成に関しては、実施の形態1の構成(図 1)と同様なので図番を同じくして説明は省略する。

調停回路101は、図1、図17に示すように前記複数ブロック 804,805,806からのメモリリクエストとメモリアドレス を受け取り、許可信号の生成を指示するリクエスト受信ブロック1 901が、実施の形態1及び実施の形態4で説明したバンク判断手 10 段1002とアクセス要求判断手段1502を含むよう構成されて おり、前記複数ブロック804,805,806からのメモリアク セスの優先順位を指定するメモリアクセス優先順位指定手段100 3と、前記複数ブロック804,805,806からのメモリアク セス要求が直前にアクセスしたバンクと同一バンクに対するアクセ 15 ス要求でかつ、前記調停回路101が直前に許可したメモリアクセ スがリードアクセスの場合に、メモリアクセスの優先順位を変更す るための調停方法を指定する調停方法指定手段1902と、前記調 停方法指定手段1902の設定がバンク優先の場合に、次にアクセ スを許可するプロックを選択する同一バンク時優先順位指定手段1 20 004と、前記調停方法指定手段1902の設定がアクセス優先の 場合に、次にリードアクセスを許可するブロックを選択するリード アクセス時優先順位指定手段1503と、前記リクエスト受信ブロ ック1901からの許可信号の生成を指示され、前記SDRAM8 08へのアクセスを許可したブロックに許可信号を出力する許可信 25



号生成プロック1005と、前記リクエスト受信プロック1901 からの制御信号の生成を指示され、コマンド生成制御信号及びアド レス生成制御信号及びデータラッチ制御信号を生成する制御信号生 成プロック1006とで構成される。

本発明の実施の形態6のメモリ制御装置は、前述の実施の形態1 5 の調停回路101が直前にメモリアクセスを許可したバンクとは異 なるバンクにアクセスするように複数のブロック804.805. 806のメモリアクセスの優先順位を変更する。また、前述の実施 の形態4の調停回路101が直前に許可したメモリアクセスがリー 10 ドアクセスの場合に前記複数のプロックのメモリアクセスの優先順 位を変更していたのに対し、調停回路101がメモリアクセスの優 先順位を変更するための調停方法を指定する調停方法指定手段

19 02を持ち、前記複数プロック804,805,806からのメモ リアクセス要求が直前にアクセスしたバンクと同一バンクに対する 15 アクセス要求でかつ、前記調停回路101が直前に許可したメモリ アクセスがリードアクセスの場合でも、前記調停方法指定手段19 02の設定に従って調停方法を指定する機能が前述の実施の形態1 及び実施の形態4とは異なっている。

前記調停方法指定手段1902の設定がバンク優先の場合には、 20 リクエスト受信ブロック1901はバンク判断手段1002を用い て、前述の実施の形態1と同様に同一バンクが連続しないようにメ モリアクセスの優先順位を変更する。

また、前記調停方法指定手段1902の設定がアクセス優先の場合にはリクエスト受信ブロック1901はアクセス要求手段1502を用いて、前述の実施の形態4と同様にリードアクセスが連続す

-70-

るようにメモリアクセスの優先順位を変更する。

以上のような構成にしたため、前記複数ブロック804,805, 806からのメモリアクセス要求が、直前にアクセスしたバンクと 同一バンクに対するアクセス要求でかつ、SDRAM808に対し 5 てメモリ制御装置105がメモリリードアクセス中の場合でも、調 停回路101が同一のバンクに対するメモリアクセスを出力するブロックの優先順位を下げる。または、異なるバンクに対するメモリ アクセス要求を出力しているブロックの優先順位を上げて、異なるバンクに連続してアクセスできるようにする。または、調停回路1 01がリードアクセスの優先順位を上げて、連続してリードアクセスが行われるようにメモリアクセス要求の優先順位を変更する。かかる作用により、SDRAM808にアクセスできない待ちサイクルを解消して、処理時間を向上させることができる。

この実施の形態6では、調停方法指定手段1902を外部から設 15 定可能な構成にして、調停方法を変更しても良く、その場合でも同 様の効果が得られる。

なお、この実施の形態6では、メモリをSDRAM808という例で説明したが、SDRAMに限らず他の同期式メモリについても同様の効果が得られる。

請求の範囲

1. 複数のバンクを有するメモリを制御するメモリ制御装置において、

複数のブロックからの前記メモリにアクセスするためのメモリア 5 クセス要求の調停を行う調停回路と、

前記調停回路からの制御信号に基づき前記メモリへのメモリコマンドを生成するコマンド生成ブロックと、

前記調停回路によってアクセスを許可されたブロックからのメモリアドレスを受け取り、前記メモリに出力するアドレス生成ブロッ10 クと、

前記調停回路によってアクセスを許可された前記ブロックからの書き込みデータまたは前記メモリからの読み出しデータをラッチして、アクセスを許可された前記ブロックと前記メモリ間のデータの受け渡しを行うデータラッチブロックとを備え、

15 前記調停回路が直前にメモリアクセスを許可したバンクとは異なるバンクにアクセスするように前記複数のブロックのメモリアクセスの優先順位を変更することを特徴とするメモリ制御装置。

2. 前記調停回路が、

前記複数ブロックからのメモリリクエストとメモリアドレスを受 20 け取り、受け取ったメモリアドレスから同一バンクに対するアクセスか判断するバンク判断手段を含み、許可信号の生成を指示するリクエスト受信ブロックと、

前記複数ブロックからのメモリアクセスの優先順位を指定するメ モリアクセス優先順位指定手段と、

25 前記複数ブロックからのメモリアクセス要求が直前にアクセスし

15

20

たバンクと同一バンクに対するアクセス要求の場合に次にアクセス を許可するブロックを選択する同一バンク時優先順位指定手段と、

前記リクエスト受信ブロックからの許可信号の生成を指示され、 前記メモリへのアクセスを許可したブロックに許可信号を出力する 許可信号生成ブロックと、

前記リクエスト受信ブロックからの制御信号の生成を指示され、 各制御信号を生成する制御信号生成ブロックとを備えることを特徴 とする請求項1に記載のメモリ制御装置。

- 3. 前記調停回路は、直前にメモリアクセスを許可したバンク 20 と同一のバンクにアクセスするブロックに対するメモリアクセスの 優先順位を下げることを特徴とする請求項1に記載のメモリ制御装置。
 - 4. 前記調停回路は、直前にメモリアクセスを許可したバンクと異なるバンクにアクセスするブロックに対するメモリアクセスの優先順位を上げることを特徴とする請求項1に記載のメモリ制御装置。
 - 5. 前記調停回路は、直前にメモリアクセスを許可したバンクと次のメモリアクセスで要求されたバンクが同一である場合に、メモリアクセスの優先順位を下げることを特徴とする請求項1に記載のメモリ制御装置。
 - 6. 前記メモリアクセス優先順位指定手段は、外部から設定可能であり前記メモリアクセス優先順位指定手段の設定により、前記複数のブロックからの前記メモリに対する優先順位を変更できることを特徴とする請求項2に記載のメモリ制御装置。
- 25 7. 前記同一バンク時優先順位指定手段は、外部から設定可能

であり前記複数ブロックからのメモリアクセス要求が直前にアクセスしたバンクと同一バンクに対するアクセス要求の場合に、前記同一バンク時優先順位指定手段に設定された優先順位に従って、次にメモリへのアクセスを許可するブロックを選択することができることを特徴とする請求項2に記載のメモリ制御装置。

- 8. 前記メモリは、同期式メモリであることを特徴とする請求項1に記載のメモリ制御装置。
- 9. 複数のバンクを有するメモリを制御するメモリ制御装置において、
- 10 複数のブロックからの前記メモリにアクセスするためのメモリアクセス要求の調停を行う調停回路と、

前記調停回路からの制御信号に基づき前記メモリへのメモリコマンドを生成するコマンド生成ブロックと、

前記調停回路によってアクセスを許可されたブロックからのメモ 15 リアドレスを受け取り、前記メモリに出力するアドレス生成ブロッ クと、

前記調停回路によってアクセスを許可された前記ブロックからの書き込みデータまたは前記メモリからの読み出しデータをラッチして、アクセスを許可された前記ブロックと前記メモリ間のデータの受け渡しを行うデータラッチブロックとを備え、

前記メモリの同一バンクに対して書き込みまたは読み出しが行われる所定のバイト数のメモリへのアクセスデータをバンクアクセスデータとし、異なるバンクに属する2組の前記バンクアクセスデータによって構成されるデータ単位をブロックアクセスデータとし、

25 前記複数のブロックが前記ブロックアクセスデータ単位でメモリ

10

アクセス要求をしたとき、直前にメモリアクセスを許可した後半のバンクと次のメモリアクセス要求の前半のバンクが同一である場合には、前記調停回路が前記ブロックアクセスデータ内のバンクアクセスデータのメモリアクセスの順序を入れ替えることを特徴とするメモリ制御装置。

10. 前記調停回路が、

前記複数ブロックからのメモリリクエストとメモリアドレスを受け取り、受け取ったメモリアドレスから直前にメモリアクセスを許可した後半のバンクと次のメモリアクセス要求の前半のバンクが同一のバンクに対するアクセスか判断するバンク判断手段を含み、許可信号の生成を指示するリクエスト受信ブロックと、

前記複数ブロックからのメモリアクセスの優先順位を指定するメ モリアクセス優先順位指定手段と、

前記リクエスト受信ブロックからの許可信号の生成を指示され、 15 前記メモリへのアクセスを許可したブロックに許可信号を出力する 許可信号生成ブロックと、

前記リクエスト受信ブロックからの制御信号の生成を指示され、 各制御信号を生成する制御信号生成ブロックとを備えることを特徴 とする請求項9に記載のメモリ制御装置。

20 11. 前記データラッチブロックが、

前記複数ブロックからのライトデータを受け取り、ラッチするライトデータラッチブロックと、

前記調停回路からのデータラッチ制御信号に基づき、前記ライト データラッチブロックが出力するバンクアクセスデータの順序を入 25 れ替え、ライトデータとして前記メモリへ出力し、さらに後述する リードデータラッチブロックが出力するバンクアクセスデータの順 序を入れ替えリードデータとして前記メモリへのリードアクセスを 許可されたブロックへ出力するデータ入れ替えブロックと、

前記メモリから読み出されたリードデータを受け取り、ラッチするリードデータラッチプロックとを備えることを特徴とする請求項9に記載のメモリ制御装置。

- 12. 前記調停回路は、直前にメモリアクセスを許可した後半のバンクと次のメモリアクセス要求の前半のバンクが同一である場合、前記ブロックアクセスデータ内の前記バンクアクセスデータの10 順序を入れ替えて前記メモリから前記ブロックアクセスデータを読み出して前記データラッチブロックに格納し、前記データラッチブロックは、格納した前記ブロックアクセスデータ内の前記バンクアクセスデータ単位で順序を入れ替えて、メモリアクセスを行った前記ブロックに対して転送することを特徴とする請求項9に記載のメモリ制御装置。
 - 13. 前記メモリアクセス優先順位指定手段は、外部から設定可能であり前記メモリアクセス優先順位指定手段の設定により、前記複数のプロックからの前記メモリに対する優先順位を変更できることを特徴とする請求項10に記載のメモリ制御装置。
- 20 14. 前記メモリは、同期式メモリであることを特徴とする請求項9に記載のメモリ制御装置。
 - 15. 複数のバンクを有するメモリを制御するメモリ制御装置において、

複数のブロックからの前記メモリにアクセスするためのメモリア 25 クセス要求の調停を行う調停回路と、



前記調停回路からの制御信号に基づき前記メモリへのメモリコマンドを生成するコマンド生成ブロックと、

-76-

前記調停回路によってアクセスを許可されたブロックからのメモリアドレスを受け取り、前記メモリに出力するアドレス生成プロックと、

前記調停回路によってアクセスを許可された前記ブロックからの書き込みデータまたは前記メモリからの読み出しデータをラッチして、アクセスを許可された前記ブロックと前記メモリ間のデータの受け渡しを行うデータラッチブロックとを備え、

- 前記メモリの同一バンクに対して、書き込みまたは読み出しが行われる所定のバイト数のメモリへのアクセスデータをバンクアクセスデータとし、異なるバンクに属する2組の前記バンクアクセスデータとすっとまって構成されるデータ単位をブロックアクセスデータとするとき、前記メモリへのアクセスを許可された前記ブロックからのメモリアクセス要求が前記バンクアクセスデータ単体の場合には、前記調停回路が待ちサイクルを設けるように前記コマンド生成ブロックに指示することを特徴とするメモリ制御装置。
 - 16. 前記調停回路が、

前記複数ブロックからのメモリリクエストを受け取り、受け取っ 20 たメモリリクエストから要求されたメモリアクセスのデータ単位を 判断するデータ単位判断手段を含み、許可信号の生成を指示するリ クエスト受信ブロックと、

前記複数ブロックからのメモリアクセスの優先順位を指定するメ モリアクセス優先順位指定手段と、

25 前記複数ブロックからのメモリアクセス要求がバンクアクセスデ

15

ータ単位の場合に設ける待ちサイクル数を指定するウェイトサイク ル指定手段と、

-77-

前記リクエスト受信ブロックからの許可信号の生成を指示され、 前記メモリへのアクセスを許可したブロックに許可信号を出力する 許可信号生成ブロックと、

前記リクエスト受信ブロックからの制御信号の生成を指示され、 各制御信号を生成する制御信号生成ブロックとを備えることを特徴 とする請求項15に記載のメモリ制御装置。

- 17. 前記メモリアクセス優先順位指定手段は、外部から設定 10 可能であり前記メモリアクセス優先順位指定手段の設定により、前 記複数のブロックからの前記メモリに対する優先順位を変更できる ことを特徴とする請求項16に記載のメモリ制御装置。
 - 18. 前記ウェイトサイクル指定手段は、外部から設定可能であり前記ウェイトサイクル指定手段の設定により、前記コマンド生成ブロックで設ける待ちサイクル数を変更できることを特徴とする請求項16に記載のメモリ制御装置。
 - 19. 前記メモリは、同期式メモリであることを特徴とする請求項15に記載のメモリ制御装置。
- 20. 複数のバンクを有するメモリを制御するメモリ制御装置 20 において、

複数のブロックからの前記メモリにアクセスするためのメモリアクセス要求の調停を行う調停回路と、

前記調停回路からの制御信号に基づき前記メモリへのメモリコマンドを生成するコマンド生成ブロックと、

25 前記調停回路によってアクセスを許可されたブロックからのメモ

10

15

20

リアドレスを受け取り、前記メモリに出力するアドレス生成プロックと、

前記調停回路によってアクセスを許可された前記ブロックからの書き込みデータまたは前記メモリからの読み出しデータをラッチして、アクセスを許可された前記ブロックと前記メモリ間のデータの受け渡しを行うデータラッチブロックとを備え、

前記調停回路が直前に許可したメモリアクセスがリードアクセスの場合は、連続してリードアクセスが行われるように前記複数のブロックのメモリアクセス要求の優先順位を変更することを特徴とするメモリ制御装置。

21. 前記調停回路が、

前記複数ブロックからのメモリリクエストを受け取り、受け取ったメモリリクエストから要求されたメモリアクセスの種類を判断するアクセス要求判断手段を含み、許可信号の生成を指示するリクエスト受信ブロックと、

前記複数ブロックからのメモリアクセスの優先順位を指定するメ モリアクセス優先順位指定手段と、

直前に許可したメモリアクセスがリードアクセスの場合に、次に リードアクセスを許可するブロックを選択するリードアクセス時優 先順位指定手段と、

前記リクエスト受信ブロックからの許可信号の生成を指示され、 前記メモリへのアクセスを許可したブロックに許可信号を出力する 許可信号生成ブロックと、

前記リクエスト受信ブロックからの制御信号の生成を指示され、 25 各制御信号を生成する制御信号生成ブロックとを備えることを特徴 とする請求項20に記載のメモリ制御装置。

- 22. 前記調停回路は、直前に許可したメモリアクセスがリードアクセスの場合に、リードアクセスの優先順位を上げることを特徴とする請求項20に記載のメモリ制御装置。
- 5 23. 前記調停回路は、直前に許可したメモリアクセスがリードアクセスで、次のメモリアクセス要求にリードアクセスが存在する場合に、リードアクセスの優先順位を上げることを特徴とする請求項20に記載のメモリ制御装置。
- 24. 前記メモリアクセス優先順位指定手段は、外部から設定 10 可能であり前記メモリアクセス優先順位指定手段の設定により、前 記複数のブロックからの前記メモリに対する優先順位を変更できる ことを特徴とする請求項21に記載のメモリ制御装置。
- 25. 前記リードアクセス時優先順位指定手段は、外部から設定可能であり前記調停回路が直前に許可したメモリアクセスがリー15 ドアクセスの場合に、前記リードアクセス時優先順位指定手段に設定された優先順位に従って、次にメモリへのリードアクセスを許可するブロックを選択することができることを特徴とする請求項20に記載のメモリ制御装置。
- 26. 前記メモリは、同期式メモリであることを特徴とする請20 求項20に記載のメモリ制御装置。
 - 27. 複数のバンクを有するメモリを制御するメモリ制御装置において、

前記メモリの内部データを保持するために一定間隔でリフレッシュ動作を要求するリフレッシュ要求ブロックと、

25 複数のブロックからの前記メモリにアクセスするためのメモリア

20

25

クセス要求と前記リフレッシュ要求ブロックからのリフレッシュ要求の調停を行う調停回路と、

前記調停回路からの制御信号に基づき前記メモリへのメモリコマンドを生成するコマンド生成ブロックと、

が記調停回路によってアクセスを許可されたブロックからのメモリアドレスを受け取り、前記メモリに出力するアドレス生成ブロックと、

前記調停回路によってアクセスを許可された前記ブロックからの書き込みデータまたは前記メモリからの読み出しデータをラッチして、アクセスを許可された前記ブロックと前記メモリ間のデータの受け渡しを行うデータラッチブロックとを備え、

前記調停回路が直前に許可したメモリアクセスがライトアクセス の場合は、前記リフレッシュ要求ブロックからのリフレッシュ要求 の優先順位を変更することを特徴とするメモリ制御装置。

15 28. 前記調停回路が、

前記リフレッシュ要求ブロックからのリフレッシュ要求と前記複数ブロックからのメモリリクエストを受け取り、受け取ったリフレッシュ要求とメモリリクエストから要求されたメモリアクセスの種類を判断するアクセス要求判断手段を含み、許可信号の生成を指示するリクエスト受信ブロックと、

前記複数ブロックからのメモリアクセスの優先順位を指定するメ モリアクセス優先順位指定手段と、

前記リフレッシュ要求ブロックからリフレッシュ要求が出力され、 前記調停回路が直前に許可したメモリアクセスがライトアクセスの 場合に、次にリードアクセスを許可するブロックを選択するライト アクセス時優先順位指定手段と、

前記リクエスト受信ブロックからの許可信号の生成を指示され、 前記メモリへのアクセスを許可したブロックに許可信号を出力する 許可信号生成ブロックと、

- 5 前記リクエスト受信ブロックからの制御信号の生成を指示され、 各制御信号を生成する制御信号生成ブロックとを備えることを特徴 とする請求項27に記載のメモリ制御装置。
- 29. 前記調停回路は、直前に許可したメモリアクセスがライトアクセスの場合に、リフレッシュ要求の優先順位を下げることを 10 特徴とする請求項27に記載のメモリ制御装置。
 - 30. 前記調停回路は、直前に許可したメモリアクセスがライトアクセスで、次のメモリアクセス要求にリフレッシュ要求が存在する場合に、リフレッシュ要求の優先順位を下げることを特徴とする請求項27に記載のメモリ制御装置。
- 15 3 1. 前記メモリアクセス優先順位指定手段は、外部から設定可能であり前記メモリアクセス優先順位指定手段の設定により、前記複数のブロックからの前記メモリに対する優先順位を変更できることを特徴とする請求項 2 8 に記載のメモリ制御装置。
- 32. 前記ライトアクセス時優先順位指定手段は、外部から設定の定可能であり前記リフレッシュ要求ブロックからリフレッシュ要求が出力され、前記調停回路が直前に許可したメモリアクセスがライトアクセスの場合に、前記ライトアクセス時優先順位指定手段に設定された優先順位に従って、次にメモリへのアクセスを許可するブロックを選択することができることを特徴とする請求項28に記載のメモリ制御装置。

20

- 33. 前記メモリは、同期式メモリであることを特徴とする請求項27に記載のメモリ制御装置。
- 34. 複数のバンクを有するメモリを制御するメモリ制御装置において、
- 5 複数のブロックからの前記メモリにアクセスするためのメモリア クセス要求の調停を行う調停回路と、

前記調停回路からの制御信号に基づき前記メモリへのメモリコマンドを生成するコマンド生成プロックと、

前記調停回路によってアクセスを許可されたブロックからのメモ 10 リアドレスを受け取り、前記メモリに出力するアドレス生成ブロッ クと、

前記調停回路によってアクセスを許可された前記ブロックからの書き込みデータまたは前記メモリからの読み出しデータをラッチして、アクセスを許可された前記ブロックと前記メモリ間のデータの受け渡しを行うデータラッチブロックとを備え、

前記複数ブロックからのメモリアクセス要求が直前にアクセスしたバンクと同一バンクに対するアクセス要求でかつ、前記調停回路が直前に許可したメモリアクセスがリードアクセスの場合は、前記調停回路が前記複数のブロックのメモリアクセスの優先順位を変更するための調停方法を指定することを特徴とするメモリ制御装置。

35. 前記調停回路が、

前記複数ブロックからのメモリアドレスを受け取り、受け取った メモリアドレスから同一バンクに対するアクセスか判断するバンク 判断手段と、

25 前記複数ブロックからのメモリリクエストを受け取り、受け取っ

25

たメモリリクエストから要求されたメモリアクセスの種類を判断するアクセス要求判断手段と、

-83-

前記バンク判断手段と前記アクセス要求判断手段とを含み、許可信号の生成を指示するリクエスト受信ブロックと、

5 前記複数ブロックからのメモリアクセスの優先順位を指定するメ モリアクセス優先順位指定手段と、

前記複数ブロックからのメモリアクセス要求が直前にアクセスしたバンクと同一バンクに対するアクセス要求でかつ、前記調停回路が直前に許可したメモリアクセスがリードアクセスの場合に、メモリアクセスの優先順位を変更するための調停方法を指定する調停方法指定手段と、

前記調停方法指定手段の設定がバンク優先の場合に、次にアクセスを許可するブロックを選択する同一バンク時優先順位指定手段と、

前記調停方法指定手段の設定がアクセス優先の場合に、次にリー 15 ドアクセスを許可するブロックを選択するリードアクセス時優先順 位指定手段と、


前記リクエスト受信ブロックからの許可信号の生成を指示され、 前記メモリへのアクセスを許可したブロックに許可信号を出力する 許可信号生成ブロックと、

- 20 前記リクエスト受信ブロックからの制御信号の生成を指示され、 各制御信号を生成する制御信号生成ブロックとを備えることを特徴 とする請求項34に記載のメモリ制御装置。
 - 36. 前記メモリアクセス優先順位指定手段は、外部から設定可能であり前記メモリアクセス優先順位指定手段の設定により、前記複数のブロックからの前記メモリに対する優先順位を変更できる

10


ことを特徴とする請求項35に記載のメモリ制御装置。

- 37. 前記調停方法指定手段は、外部から設定可能であり前記調停方法指定手段の設定により、前記複数のブロックからのメモリアクセスの調停方法を変更できることを特徴とする請求項35に記載のメモリ制御装置。
- 38. 前記同一バンク時優先順位指定手段は、外部から設定可能であり前記調停方法指定手段の設定がバンク優先の場合でかつ、前記複数ブロックからのメモリアクセス要求が直前にアクセスしたバンクと同一バンクに対するアクセス要求の場合に、前記同一バンク時優先順位指定手段に設定された優先順位に従って、次にメモリへのアクセスを許可するブロックを選択することができることを特徴とする請求項35に記載のメモリ制御装置。
- 39. 前記リードアクセス時優先順位指定手段は、外部から設定可能であり前記調停方法指定手段の設定がアクセス優先の場合でかつ、前記調停回路が直前に許可したメモリアクセスがリードアクセスの場合に、前記リードアクセス時優先順位指定手段に設定された優先順位に従って、次にメモリへのリードアクセスを許可するブロックを選択することができることができることを特徴とする請求項35に記載のメモリ制御装置。
- 20 40. 前記メモリは、同期式メモリであることを特徴とする請求項34に記載のメモリ制御装置。





2/19


図 2





3/19














8/19 図 8







10/19 図 1 0




11/19 図 1 1




12/19 図 **12**




13/19 図 13








15/19 図 15



16/19 図 16 1804 2サイクル リフレッシュサイクル 1803 **R**01 HIII REF. HIIII 1802 241711 RD2 1801 241711 WRO リフレッシュ 要米 ブロック601からの リフレッシュ 要求 -ブロック804からの メモリリクエスト ブロック805からの メモリリクエスト リフレッシュ要求 ブロック601への 許可信号 ブロック804への 許可信号 ブロック805への 許可信号 (H) メモリアクセス クロック ₹ <u>@</u> ව 9 Э Ē









Form PCT/ICA D10 (second sheet) (Inlin 1008)

International application No.

PCT/JP2004/000671

A CLASSIFICATION OF SUBJECTED AND SUBJECTED						
A. CLASSIFICATION OF SUBJECT MATTER Int.Cl ⁷ G06F12/06, 12/00						
According to International Patent Classification (IPC) or to both national classification and IPC						
	OS SEARCHED					
Minimum o	documentation searched (classification system follower	d by classification symbols)				
Int	.Cl ⁷ G06F12/00-06, 13/16-18, G	G11C11/406				
·			•			
Documenta	tion searched other than minimum documentation to the	he extent that such documents are included	in the fields searched			
Koka	i Jitsuyo Shinan Koho 1971-2004	Toroku Jitsuyo Shinan Koh Jitsuyo Shinan Toroku Koh	o 1994–2004 o 1996–2004			
Electronic	data base consulted during the international search (na	me of data base and, where practicable, sea	rch terms used)			
			·			
0 700						
C. DOCU	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where a	appropriate, of the relevant passages	Relevant to claim No.			
Y	JP 2000-172560 A (Matsushit	a Electric Industrial	. 1-8			
A	Co., Ltd.),		9-14,34-40			
	23 June, 2000 (23.06.00),	·	•			
	Full text; all drawings & EP 935199 A2 & JI	P 11-224221 A				
	& CN 1227953 A & US	6 6340973 B1				
	,					
Y A	JP 2001-356961 A (NEC Corp.),	1-8,20-26			
A	26 December, 2001 (26.12.01) Full text; all drawings	,	34-40			
		P 1313019 A1				
	& US 2003/0140201 A1	. 1313019 RI				
v	TD 0 214502 5 45		,			
Y A	JP 8-314793 A (Fujitsu Ltd.) 29 November, 1996 (29.11.96)),	1-8,20-26			
-	Full text; all drawings	<i>'</i>	. 27-40			
	& US 5752266 A					
	•	. 1				
	er documents are listed in the continuation of Box C.	See patent family annex.				
* Special "A" docume	categories of cited documents: ent defining the general state of the art which is not	"T" later document published after the inter	national filing date or			
conside	red to be of particular relevance	priority date and not in conflict with the understand the principle or theory unde	e application but cited to			
date	document but published on or after the international filing	"X" document of particular relevance; the cl	aimed invention cannot be			
"L" docume	ent which may throw doubts on priority claim(s) or which is	considered novel or cannot be considered step when the document is taken alone				
special	crited to establish the publication date of another citation or other special reason (as specified) "Y" document of particular relevance; the claimed invention cannot be					
"O" docume means	O" document referring to an oral disclosure, use, exhibition or other combined with one or more other such documents, such					
"P" document published prior to the international filing date but later than the priority date claimed combination being obvious to a person skilled in the art document member of the same patent family						
Date of the actual completion of the international search 20 February, 2004 (20.02.04) Date of mailing of the international search report 09 March, 2004 (09.03.04)			h report			
-5 16		09 March, 2004 (09.	03.04)			
Jama and million and a fill a fill and a fil						
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer				
Facsimile No.		Telephone No.				

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2004/000671

	tion). DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages		Relevant to claim N
Х	JP 2000-315173 A (Matsushita Electric Industry), 14 November, 2000 (14.11.00), Par. Nos. [0028] to [0039]; Figs. 1, 7 & WO 00/67129 A1 & CN 1302405 A & KR 2001/053272 A	strial	15-19
Y A	JP 10-228417 A (Hyundai Electronics America 25 August, 1998 (25.08.98), Full text; all drawings & EP 843262 A2 & KR 98/042453 A & US 6272600 B1	a),	20-26 11,12,34-40
A	JP 2001-222461 A (Fuji Xerox Co., Ltd.), 17 August, 2001 (17.08.01), Full text; all drawings (Family: none)		27-33
	•		
	.'		

国際調査

発明の属する分野の分類(国際特許分類(IPC)) Int.Cl7 G06F12/06, 12/00

調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int.C1 G06F12/00-06, 13/16-18, G11C11/406

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1922-1996年

日本国公開実用新案公報

1971-2004年

日本国登録実用新案公報

1994-2004年

日本国実用新案登録公報

1996-2004年

国際調査で使用した電子データベース(データベースの名称、調査に使用した用語)

C. 関連すると認められる文献					
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号			
Y A	JP 2000-172560 A(松下電器産業株式会社) 2000.06.23,全文,全図 & EP 935199 A2 & JP 11-224221 A & CN 1227953 A & US 6340973 B1	1-8 9-14, 34-40			
Y A	JP 2001-356961 A(日本電気株式会社) 2001.12.26,全文,全図 & WO 01/97040 A1 & EP 1313019 A1 & US 2003/0140201 A1	1-8, 20-26 34-40			

|×| C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

- * 引用文献のカテゴリー
- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「O」ロ頭による開示、使用、展示等に言及する文献

日本国特許庁(ISA/JP)

郵便番号100-8915 東京都千代田区霞が関三丁目4番3号

「P」国際出願日前で、かつ優先権の主張の基礎となる出願

- の日の後に公表された文献
- 「T」国際出願日又は優先日後に公表された文献であって 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日 国際調査報告の発送日 09. 3. 2004 20.02.2004 国際調査機関の名称及びあて先

特許庁審査官(権限のある職員) 多賀 実

5 N 9367

電話番号 03-3581-1101 内線 3545

国際出願番号 PCT/JP2004/00067					
C (続き) 関連すると認められる文献 引用文献の					
カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連	でする箇所の表示	関連する 請求の範囲の番号		
Y A	JP 8-314793 A(富士通株式会社) 1996: 11. 29,全文,全図 & US 5752266 A		1-8, 20-26 27-40		
X	JP 2000-315173 A(松下電器産業株式会社) 2000.11.14,第【0028】-【0039】段落,図面第1,78 & WO 00/67129 A1 & CN 1302405 A & KR 2001/053	☑ 272 A	15–19		
Ý A	JP 10-228417 A(ヒュンダイ エレクトロニクス アメリカ) 1998.08.25,全文,全図 & EP 843262 A2 & KR 98/042453 A & US 6272600 B1		20-26 11, 12, 34-40		
Α .	JP 2001-222461 A(富士ゼロックス株式会社) 2001.08.17,全文,全図(ファミリーなし)		27-33		